阅读说明：本技术 半导体结构及其形成方法 (Semiconductor structure and forming method thereof ) 是由 纪世良 张海洋 于 2019-01-09 设计创作，主要内容包括：一种半导体结构及其形成方法,其中方法包括：提供基底,所述基底包括相邻的第一区和第二区,所述第一区和第二区沿第一方向排列,所述第一区基底表面具有若干鳍部,相邻鳍部之间具有第一开口,且在第一方向上所述第二区的尺寸大于所述第一开口的尺寸,所述若干鳍部中包括待去除鳍部；在所述鳍部侧壁形成第一介质层,且所述第一介质层填充满所述第一开口；以所述第一介质层为掩膜,刻蚀第二区的基底,在第二区基底内形成第一沟槽；形成所述第一沟槽后,去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底,在第一区基底内形成第二沟槽。所述方法形成的半导体性能较好。(A semiconductor structure and a method of forming the same, wherein the method comprises: providing a substrate, wherein the substrate comprises a first area and a second area which are adjacent, the first area and the second area are arranged along a first direction, the surface of the substrate in the first area is provided with a plurality of fin parts, a first opening is arranged between the adjacent fin parts, the size of the second area in the first direction is larger than that of the first opening, and the fin parts to be removed comprise fin parts to be removed; forming a first dielectric layer on the side wall of the fin part, wherein the first dielectric layer fills the first opening; etching the substrate of the second area by taking the first dielectric layer as a mask, and forming a first groove in the substrate of the second area; and after the first groove is formed, removing the fin part to be removed and part of the substrate positioned at the bottom of the fin part to be removed, and forming a second groove in the first region substrate. The semiconductor formed by the method has better performance.)

半导体结构及其形成方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，鳍式场效应晶体管(Fin FET)等三维结构的设计成为本领域关注的热点。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，鳍式场效应晶体管一般具有从衬底上向上垂直延伸的多个薄的鳍部，所述鳍部中形成鳍式场效应晶体管的沟道，在鳍部上形成栅极结构，在栅极结构的两侧的鳍部中形成有源区和漏区，且相邻鳍部之间通过隔离结构隔离开来。

随着器件的不断小型化，为了制作尺寸更小、分别更密集的鳍部，隔离结构的制作也出现了新的技术，例如一种单扩散隔断隔离结构(single diffusion break isolationstructures，SDB)的制造技术，其一般分布在沿鳍部的长度方向上，通过去除鳍部的某些区域，在鳍部中形成一个甚至多个隔断沟槽，这些沟槽中填充二氧化硅等绝缘材料后，可以将鳍部分隔成多个小鳍部。

单扩散隔断隔离结构的制造工艺及其形成的结构好坏会影响单扩散隔断隔离结构的隔离性能，甚至会对其周围的鳍部和栅极结构造成缺陷，进而影响鳍式场效应晶体管器件的性能。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，使在具有不均匀鳍部的基底内形成的沟槽形貌较好，从而形成性能较好的半导体结构。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括相邻的第一区和第二区，所述第一区和第二区沿第一方向排列，所述第一区基底表面具有若干鳍部，相邻鳍部之间具有第一开口，且在第一方向上所述第二区的尺寸大于所述第一开口的尺寸，所述若干鳍部中包括待去除鳍部；在所述鳍部侧壁形成第一介质层，且所述第一介质层填充满所述第一开口；以所述第一介质层为掩膜，刻蚀第二区的基底，在第二区基底内形成第一沟槽；形成所述第一沟槽后，去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底，在第一区基底内形成第二沟槽。

可选的，所述第一介质层的形成方法包括：在所述基底表面、鳍部顶部和侧壁形成第一介质膜，所述第一介质膜填充满所述第一开口；回刻蚀所述第一介质膜，直至暴露出第二区基底表面，形成所述第一介质层。

可选的，回刻蚀所述第一介质膜的方法包括：采用第一干法刻蚀工艺刻蚀第一介质膜，直至暴露出第二区基底表面；所述第一干法刻蚀工艺的参数包括：采用的气体包括CF₄、CF₆、O₂和N₂，所述CF₄和CF₆的流量为10标准毫升/分钟～300准毫升/分钟，所述O₂的流量为10标准毫升/分钟～500标准毫升/分钟，所述N₂的流量为50标准毫升/分钟～1000准毫升/分钟，压力为3毫托～400毫托，温度为30摄氏度～120摄氏度。

可选的，回刻蚀所述第一介质膜的方法还包括：在暴露出第二区基底表面后，采用第二刻蚀工艺，减薄位于鳍部侧壁表面的第一介质膜；所述第二刻蚀工艺为SICONI工艺，所述SICONI工艺的参数包括：采用的气体包括NF₃和NH₃，所述NF₃和NH₃的流量为100标准毫升/分钟～5000准毫升/分钟，温度为0摄氏度～100摄氏度。

可选的，所述第一介质膜的形成工艺包括：原子层沉积工艺。

可选的，所述第一介质层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。

可选的，以所述第一介质层为掩膜，刻蚀第二区的基底的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。

可选的，所述第二沟槽的形成方法包括：在所述第一介质层表面及侧壁、以及第一沟槽内形成第二介质层，所述第二介质层顶部表面高于鳍部顶部表面；在所述第二介质层表面形成第一掩膜层，所述第一掩膜层暴露出位于待去除鳍部上的第二介质层表面；以所述第一掩膜层为掩膜，刻蚀所述第二介质层、所述第一介质层、所述待去除鳍部、以及位于所述待去除鳍部底部的第一区基底，在第一区基底内形成第二沟槽。

可选的，所述第二介质层的材料包括：有机材料。

可选的，以所述第一掩膜层为掩膜，刻蚀所述第二介质层、所述第一介质层、所述待去除鳍部以及位于所述待去除鳍部底部的第一区基底的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。

可选的，所述待去除鳍部的数量是一个或者多个。

可选的，所述鳍部顶部还具有：位于鳍部顶部表面的第一保护层和位于所述第一保护层表面的第二保护层。

可选的，所述第一保护层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅；所述第二保护层的材料与第一保护层的材料不同，所述第二保护层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。

相应的，本发明实施例还提供上述任一项方法形成的半导体结构。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的半导体结构的形成方法，以所述第一介质层为掩膜，刻蚀第二区的基底，在第二区基底内形成第一沟槽；去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底，在第一区基底内形成第二沟槽。由于第一沟槽的形成是以位于第二区的第一介质层为掩膜刻蚀形成的，所述位于第二区的第一介质层的形貌良好，从而以所述第一介质层为掩膜进行刻蚀基底，能够在第二区基底内形成形貌较好的第一沟槽，进而有利于提高半导体结构的性能。同时，所述第二沟槽是通过一次刻蚀工艺形成的，避免了通过多次刻蚀工艺会造成第二沟槽形貌缺陷的强化，从而所述第二沟槽的形貌较好，进而有利于提高半导体结构的性能。通过分步骤，首先在第二区基底内形成所述第一沟槽，然后在第一区基底内形成第二沟槽，实现所述第一沟槽和第二沟槽沿第一方向上的尺寸不同，且所述第一沟槽和第二沟槽的形貌均较好，使形成的半导体结构性能较好。

进一步，形成所述第一介质膜的工艺包括：原子层沉积工艺。由于原子层沉积工艺成膜阶梯覆盖性较好，通过所述原子层沉积工艺，在保证形成的第一介质膜足够厚，能够填充满第一区鳍部之间的第一开口的同时，有利于后续回刻蚀所述第一介质膜形成形貌较好且厚度较厚的第一介质层，从而以所述第一介质层为掩膜进行刻蚀工艺时，有利于在第一区基底内形成形貌较好的第一沟槽，使形成的半导体及结构的性能较好。

附图说明

图1至图4是一种半导体结构形成方法的各步骤的结构示意图；

图5至图11是本发明一实施例的半导体结构的形成方法的各步骤的结构示意图。

具体实施方式

正如背景技术所述，现有技术在具有不均匀鳍部的基底内形成的沟槽形貌不好。

图1至图4是一种半导体结构形成方法的各步骤的结构示意图。

请参考图1，提供基底100，所述基底100包括相邻的第一区A和第二区B，所述第一区A和第二区B沿第一方向排列，所述第一区A基底100表面具有若干鳍部110，相邻鳍部110之间具有若干第一开口120，且在第一方向上所述第二区B的尺寸大于所述第一开口120的尺寸，位于所述基底100表面、以及鳍部110顶部和侧壁表面的第一介质层130，且所述第一介质层130填充满所述第一开口120，所述第一介质层130顶部表面高于鳍部110顶部表面；

请参考图2，在所述第一介质层130表面形成第一掩膜层140，所述第一掩膜层140暴露出第一区A第一介质层130的部分表面；以所述第一掩膜层140为掩膜，刻蚀第一介质层130和鳍部110，直至暴露出基底100表面，在所述第一介质层130内形成第二开口150。

请参考图3，去除所述第一介质层130和位于第一介质层130表面的第一掩膜层140，在所述第二开口150底部表面、鳍部100顶部和侧壁、以及基底100表面形成第二介质膜160，且所述第二介质膜160填充满第一开口120。

请参考图4，回刻蚀所述第二介质膜160，直至暴露出基底100表面，形成第二介质层161；以所述第二介质层161为掩膜，刻蚀所述基底100，在第一区A基底100内形成第一沟槽170，在第二区B基底100内形成第二沟槽180。

上述方法中，以所述第一掩膜层140为掩膜，去除第一区A表面的至少一个鳍部110，从而在第一区A内相邻鳍部100之间形成第二开口150。形成所述第二开口150之后，以所述第二介质层161为掩膜，去除位于第一区A第二开口150底部的基底100和第二区B基底100，从而在第一区A基底100内形成第一沟槽170，所述第一沟槽170位于第二开口150底部，在第二区B基底100内形成第二沟槽180。

然而，通过第一掩膜层140为掩膜，刻蚀第一介质层130和鳍部110，形成所述第二开口150时，第一区A表面会有一定鳍部110材料的残留，从而形成的第二开口150底部的形貌较差。后续形成的第二介质膜160覆盖第二开口150底部表面、鳍部100顶部和侧壁、以及基底100表面，当回刻蚀所述第二介质膜160形成所述第二介质层161时，因所述鳍部110材料的残留的影响，容易使第二介质膜的材料也残留于第二开口150底部表面。因此，当以所述第二介质层161为掩膜，刻蚀所述基底100，在第二区B基底100内形成第二沟槽180时，第二开口150底部表面存在的缺陷容易在刻蚀形成第二沟槽的过被进一步强化，进而在第一区A基底100内形成的第一沟槽170形貌较差，进而不利于形成性能较好的半导体结构。

为解决所述技术问题，本发明提供了一种半导体器件的形成方法，包括：以所述第一介质层为掩膜，刻蚀第二区的基底，在第二区基底内形成第一沟槽；去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底，在第一区基底内形成第二沟槽。通过分步骤，首先在第二区基底内形成所述第一沟槽，然后在第一区基底内形成第二沟槽，实现所述第一沟槽和第二沟槽沿第一方向上的尺寸不同，且所述第一沟槽和第二沟槽的形貌均较好，使形成的半导体结构性能较好。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5至图11是本发明一实施例的半导体结构的形成方法的各步骤的结构示意图。

请参考图5，提供基底200，所述基底200包括相邻的第一区A和第二区B，所述第一区A和第二区B沿第一方向排列，所述第一区A基底200表面具有若干鳍部210，相邻鳍部210之间具有第一开口220，且在第一方向上所述第二区B的尺寸大于所述第一开口220的尺寸，所述若干鳍部210中包括待去除鳍部211。

在本实施例中，所述基底200的材料为单晶硅。所述基底还可以是多晶硅或非晶硅。所述基底的材料还可以为锗、锗化硅或砷化镓等半导体材料。所述基底还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、硅锗、砷化镓或铟镓砷等半导体材料。

在本实施例中，所述鳍部210的材料与基底200的材料相同，即，所述鳍部210的材料为单晶硅。

所述待去除鳍部211的数量是一个或者多个。

在本实施例中，所述待去除鳍部211的数量为一个。

在本实施例中，所述鳍部210顶部表面还具有：位于鳍部210顶部表面的第一保护层(图中未示出)和位于第一保护层表面的第二保护层(图中未示出)。

所述第一保护层位于鳍部210的顶部表面，用于作为后续刻蚀工艺的停止层。

所述第二保护层位于第一保护层的表面，用于保护第一保护层，避免所述第一保护层在后续的工艺中受到损伤，使第一保护层的表面较平坦，进而利于后续所述第一保护层作为刻蚀工艺的停止层。

所述第一保护层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。

在本实施例中，所述第一保护层的材料为氮化硅。

所述第二保护层的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅；所述第二保护层的材料与第一保护层的材料层不同。

在本实施例中，所述第二保护层的材料为氧化硅。

在本实施例中，在所述鳍部210侧壁形成第一介质层，且所述第一介质层填充满所述第一开口220，请结合图7至图8，对所述第一介质层的形成过程进行说明。

请参考图6，在所述基底200表面、鳍部210顶部和侧壁形成第一介质膜240，且所述第一介质膜240充满所述第一开口220。

所述第一介质膜240用于后续形成第一介质层。

所述第一介质膜240的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。

在本实施例中，所述第一介质膜240的材料为氧化硅，相应的，后续形成的第一介质层的材料为氧化硅。

所述第一介质膜240的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

所述第一介质膜240沿第一方向上的尺寸为：1纳米～10纳米。

所述鳍部210之间的第一开口220沿第一方向上的尺寸为：1纳米～10纳米。

在本实施例中，所述第一介质膜240的形成工艺为：原子层沉积工艺。由于原子层沉积工艺成膜的阶梯覆盖性较好，通过所述原子层沉积工艺，在保证形成的第一介质膜240足够厚，能够填充满第一区A鳍部210之间的第一开口220的同时，有利于后续回刻蚀所述第一介质膜240形成形貌较好且厚度较厚的的第一介质层，从而以所述第一介质层为掩膜进行刻蚀工艺时，有利于在第二区B基底200内形成形貌较好的第一沟槽，使形成的半导体及结构的性能较好。

请参考图7，形成所述第一介质膜240之后，回刻蚀所述第一介质膜240，直至暴露出第二区B基底200表面，形成所述第一介质层241。

回刻蚀所述第一介质膜240的工艺包括：湿法刻蚀工艺和干法刻蚀工艺或SICONI工艺。

在本实施例中，回刻蚀所述第一介质膜240的方法包括：采用第一干法刻蚀工艺刻蚀第一介质膜240，直至暴露出第二区B基底200表面；暴露出所述第二区B基底200表面之后，采用第二刻蚀工艺，减薄位于鳍部210侧壁表面的第一介质膜240，形成所述第一介质层241。

所述第一干法刻蚀工艺的参数包括：采用的气体包括CF₄、CF₆、O₂和N₂，所述CF₄和CF₆的流量为10标准毫升/分钟～300准毫升/分钟，所述O₂的流量为10标准毫升/分钟～500标准毫升/分钟，所述N₂的流量为50标准毫升/分钟～1000准毫升/分钟，压力为3毫托～400毫托，温度为30摄氏度～120摄氏度。

在本实施例中，所述第二刻蚀工艺为SICONI工艺；所述SICONI工艺的参数包括：采用的气体包括NF₃和NH₃，所述NF₃和NH₃的流量为100标准毫升/分钟～5000准毫升/分钟，温度为0摄氏度～100摄氏度。

所述SICONI工艺能够减薄位于鳍部210侧壁表面的第一介质膜240，从而后续以所述第一介质层241为掩膜，进行刻蚀工艺时，有利于在第二区B基底200内形成第一沟槽。

在其他实施例中，回刻蚀所述第一介质膜形成所述第一介质层的方法仅包括：进行第一干法刻蚀工艺，直至暴露出第二区基底表面。

所述第一介质膜240位于第二区B基底表面，第二区B基底200表面平坦，通过原子层沉积工艺在第二区B基底200表面形成的第一介质膜240形貌良好，从而通过回刻蚀所述第一介质膜240形成的所述第一介质层241形貌较好且厚度较厚。

所述第一介质层241用于作为后续在第二区B基底200内形成第一沟槽的掩膜。

请参考图8，以所述第一介质层241为掩膜，刻蚀第二区B基底200，在第二区B基底200内形成第一沟槽250。

以所述第一介质层241为掩膜，刻蚀第二区B基底200的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。

在本实施例中，刻蚀第二区B基底200的工艺包括：湿法刻蚀工艺或干法刻蚀工艺中的一种或者两种组合。

由于第一沟槽250的形成是以位于第二区B的第一介质层241为掩膜刻蚀形成的，所述位于第二区B的第一介质层241的形貌良好，从而以所述第一介质层241为掩膜进行刻蚀基底，能够在第二区B基底200内形成形貌较好的第一沟槽250，进而有利于提高半导体结构的性能。

形成所述第一沟槽后，去除所述待去除鳍部和位于所述待去除鳍部底部的部分基底，在第一区基底内形成第二沟槽，请结合图9至图11，对所述第二沟槽的形成过程进行详细说明。

请参考图9，形成所述第一沟槽250(图8中所示)之后，在所述第一介质层241表面及侧壁、以及第一沟槽250内形成第二介质层260，所述第二介质层260顶部表面高于鳍部210顶部表面。

所述第二介质层260的材料包括：有机材料。

在本实施例中，所述第二介质层260为底部抗反射涂层。

所述第二介质层260的形成工艺包括：旋涂工艺。

所述第二介质层260表面平坦，有利于后续在所述第二介质层260表面形成第一掩膜层。

请参考图10，在所述第二介质层260表面形成第一掩膜层270，所述第一掩膜层270暴露出位于待去除鳍部211上的第二介质层260的表面。

所述第一掩膜层270材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。

在本实施例中，所述第一掩膜层270的材料为氮化硅。

所述第一掩膜层270的形成工艺包括：化学气相沉积工艺或物理气相沉积工艺。

所述第一掩膜层270用于作为后续形成第二沟槽的掩膜。

请参考图11，以所述第一掩膜层270为掩膜，刻蚀所述第二介质层260、所述第一介质层241、所述待去除鳍部211、以及位于待去除鳍部211底部的第一区A基底200，在第一区A基底200内形成第二沟槽280。

在本实施例中，去除第一区A内一个待去除鳍部211、以及位于所述一个待去除鳍部211底部的基底200，在第一区A基底200内间形成所述第二沟槽280。

以所述第一掩膜层270为掩膜，刻蚀所述第二介质层260、所述第一介质层241、所述待去除鳍部211以及位于所述待去除鳍部211底部的第一区A基底200的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

在本实施例中，所述刻蚀工艺为干法刻蚀工艺。所述干法刻蚀工艺的参数包括：采用的气体包括CF₄、CF₆、O₂、N₂、HBr和Cl₂，所述CF₄和CF₆的流量为10标准毫升/分钟～300准毫升/分钟，所述O₂的流量为10标准毫升/分钟～500标准毫升/分钟，所述N₂的流量为50标准毫升/分钟～1000准毫升/分钟，所述HBr的流量为10标准毫升/分钟～500标准毫升/分钟，所述Cl₂的流量为10标准毫升/分钟～500标准毫升/分钟，压力为3毫托～400毫托，温度为30摄氏度～120摄氏度。

在本实施例中，所述第二沟槽280是通过一次刻蚀工艺形成的，通过相同的第一掩膜层270为掩膜进行一次性刻蚀工艺，避免了通过多次刻蚀工艺会造成第二沟槽280形貌缺陷的强化，从而所述第二沟槽280的形貌较好，进而有利于提高半导体结构的性能。

综上，所述方法通过分步骤刻蚀工艺，首先在第二区B基底200内形成所述第一沟槽250，然后在第一区A基底200内形成第二沟槽280，实现所述第一沟槽250和第二沟槽280沿第一方向上的尺寸不同，且所述第一沟槽250和第二沟槽280的形貌均较好，使形成的半导体结构性能较好。

相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。