阅读说明：本技术 包括控制信号增益的电子电路的装置 (Arrangement comprising an electronic circuit for controlling the gain of a signal ) 是由 尹永昌 闵东奎 安奎焕 李相昊 于 2020-01-10 设计创作，主要内容包括：本公开涉及包括控制信号增益的电子电路的装置,该装置包括：路径单元,该路径单元被配置为形成用于控制输入信号的增益的第一阻抗。该装置还包括分流单元,该分流单元被配置为形成第二阻抗以在路径单元与接地之间进行衰减,其中,该路径单元使用至少一个晶体管的导通电阻来形成第一阻抗。(The present disclosure relates to an apparatus comprising an electronic circuit controlling a signal gain, the apparatus comprising: a path unit configured to form a first impedance for controlling a gain of an input signal. The apparatus also includes a shunt unit configured to form a second impedance to attenuate between the path unit and ground, wherein the path unit forms the first impedance using an on-resistance of the at least one transistor.)

包括控制信号增益的电子电路的装置

技术领域

本公开涉及电子电路，更具体地涉及一种包含用于控制信号的增益的电子电路的装置。

背景技术

在处理射频(RF)的各种电子电路中，出于各种目的，需要控制信号的增益。例如，执行通信的设备可能需要控制增益，以便在设备中执行有效的信号处理或有效地将信号传输到外部。

控制信号增益的电路称为衰减器。根据详细的电路设计，衰减器可以具有增益控制范围，并且可以具有有限的线性度。由于衰减器具有较大的增益范围和较高的线性度，因此可以提高其利用率。

以上信息仅作为背景信息呈现，以帮助理解本公开。关于任何上述内容是否可以用作关于本公开的现有技术，没有做出确定，也没有做出断言。

发明内容

本公开的一方面在于提供一种包括被配置为有效地控制信号的增益的电子电路的装置。

本公开的一方面在于提供一种包括电子电路的设备，所述电子电路实现具有宽增益控制范围和高线性度的衰减器。

根据本公开的一方面，一种包括电子电路的装置可以包括：路径单元，所述路径单元被配置为形成用于控制输入信号的增益的第一阻抗；以及分流单元，所述分流单元被配置为形成第二阻抗以在所述路径单元与接地之间进行衰减，并且所述路径单元可以使用至少一个晶体管的导通电阻来形成所述第一阻抗。

根据本公开的一方面，所述装置可以包括衰减使能单元，所述衰减使能单元被配置为导通或截止所述路径单元与所述分流单元之间的路径，并且如果电子电路使输入信号的增益衰减，则所述衰减使能单元可以导通所述路径。

根据本公开的一方面，所述路径单元可以包括形成不同阻抗值的多个路径，并且所述多个路径中的每一个路径可以包括用作开关的至少一个晶体管。

根据本公开的一方面，所述多个路径中的与所述输入信号的增益变化相对应的第一路径中包括的至少一个晶体管被导通，并且在从所述多个路径中排除所述第一路径之后剩余的至少一个路径中包括的至少一个晶体管被截止。

根据本公开的一方面，所述多个路径可以包括提供最小增益变化的直通路径，并且所述直通路径可以包括并联连接的晶体管和电感器。

根据本公开的一方面，所述多个路径中的至少一个路径可以包括以堆栈结构连接的多个晶体管。

根据本公开的一方面，所述装置还可以包括：输入匹配单元，所述输入匹配单元连接到所述输入信号的输入端；并且所述输入匹配单元可以包括用于执行与所述至少一个晶体管的寄生电容相关的补偿的至少一个电感器。

根据本公开的一方面，可以将所述至少一个晶体管控制为在反向偏置状态。

根据各种实施例的装置，使用晶体管的导通电阻来实现衰减器，并且可以确保小的电路尺寸和低压体积温度(PVT)变化。

通过本公开可获得的效果不限于上述效果，并且本领域技术人员从以下描述中可以清楚地理解未提及的其他效果。

在进行下面的

具体实施方式

之前，阐明在整个专利文件中使用的某些单词和短语的定义可能是有利的：术语“包括”和“包含”及其派生词意指无限制地包括；术语“或”是包含性的，指和/或；短语“与...关联”和“与之关联”及其派生词可能表示包括、被包括在其中、与之互连、包含、被包含在其中、与之相连、与之耦合、可与之通信、与...合作、交织、并置、邻近、受其约束或绑定、具有、具有…的性质等；术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分，此种设备可以用硬件、固件或软件或它们中至少两个的某种组合来实现。应当注意，与任何特定控制器相关的功能可以是集中式或分布式的，无论本地或远程。

此外，下面描述的各种功能可以由一个或更多个计算机程序实现或支持，每个计算机程序由计算机可读程序代码形成并嵌入在计算机可读介质中。术语“应用”和“程序”是指一个或更多个计算机程序、软件组件、指令集、过程、功能、对象、类、实例、相关数据或其一部分，其适于在合适的计算机可读程序代码中实施。短语“计算机可读程序代码”包括任何类型的计算机代码，包括源代码、目标代码和可执行代码。短语“计算机可读介质”包括能够由计算机访问的任何类型的介质，例如只读存储器(ROM)、随机存取存储器(RAM)、硬盘驱动器、光盘(CD)、数字视频光盘(DVD)或任何其他类型的存储器。“非暂时性”计算机可读介质不包括传输瞬时电信号或其他信号的有线、无线、光学或其他通信链路。非暂时性计算机可读介质包括可永久存储数据的介质以及可存储数据并以后覆盖数据的介质，诸如可重写光盘或可擦除存储设备。

在整个专利文件中都提供了某些单词和短语的定义，本领域的普通技术人员应该理解，在很多情况下，即使不是大多数情况下，这种定义也适用于这种定义的单词和短语的先前以及将来的使用。

附图说明

通过以下结合附图的描述，本公开的某些实施例的上述和其他方面、特征和优点将变得更加明显，其中：

图1示出了根据各种实施例的用于控制增益的电子电路的示图；

图2示出了根据各种实施例的增益控制电路的配置的示图；

图3A示出了根据各种实施例的增益控制电路的路径单元的配置的示图；

图3B示出了根据各种实施例的增益控制电路的路径单元的实现的示例的示图；

图4A示出了根据各种实施例的增益控制电路的直通路径的实现的示例的示图；图4B示出了根据各种实施例的增益控制电路的直通路径的实施的示图；图4C示出了根据各种实施例的增益控制电路的直通路径的实现的示例的示图；

图5A示出了用于比较根据各种实施例的增益控制电路的直通路径的实现的示例的性能的曲线图；图5B示出了用于比较根据各种实施例的增益控制电路的直通路径的实现的示例的性能的曲线图；

图6A示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的示图；图6B示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的示图；以及图6C示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的示图；

图7A示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的特性的示图；图7B示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的特性的示图；图7C示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的特性的示图；

图8示出了根据各种实施例的增益控制电路的衰减使能单元的实现的示例的示图；

图9A示出了根据各种实施例的增益控制电路的分流单元的配置的示图；

图9B示出了根据各种实施例的增益控制电路的分流单元的实现的示例的示图；

图10A示出了由根据各种实施例的增益控制电路中的偏置提供单元引起的晶体管的反向偏置状态的示图；图10B示出了由根据各种实施例的增益控制电路中的偏置提供单元引起的晶体管的反向偏置状态的示图；

图11示出了根据各种实施例的增益控制电路的实现的示例的示图；以及

图12A示出了根据各种实施例的增益控制电路的性能的曲线图；以及图12B是根据各种实施例的增益控制电路的性能的曲线图。

具体实施方式

下面讨论的图1至图12B以及用于描述本专利文件中的本公开的原理的各种实施例仅是示例性的，并且不应以任何方式解释为限制本公开的范围。本领域技术人员将理解，可以在任何适当布置的系统或设备中实现本公开的原理。

本公开中使用的术语仅用于描述特定实施例，而无意于限制本公开。除非在上下文中被定义为不同，否则单数表达可以包括复数表达。除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。诸如在常用字典中定义的那些术语可以被解释为具有与相关技术领域中的上下文含义相同的含义，并且不应被解释为具有理想或过度正式的含义，除非在本公开中明确定义。在某些情况下，即使本公开中定义的术语也不应解释为排除本公开的实施例。

在下文中，将基于硬件的方法来描述本公开的各种实施例。然而，本公开的各种实施例包括使用硬件和软件两者的技术，因此本公开的各种实施例可以不排除软件的观点。

在下文中，本公开涉及一种包含用于控制信号的增益的电子电路的装置。特别地，本公开涉及衰减器的实现，并且描述了使用晶体管的导通电阻实现的衰减器的电路的结构。

在下文中，为了便于描述，使用了用于表示信号的术语、用于材料的术语、用于结构的术语、用于形状的术语等。因此，本公开不限于说明书中使用的术语，并且可以使用具有相同技术含义的其他术语。

图1示出了根据各种实施例的用于控制增益的电子电路的示图。参照图1，电子电路包括增益控制电路110和控制器120。

增益控制电路110可以包括输入端(IN)和输出端(OUT)，并且可以控制(例如，增加、减小或保持)经由输入端(IN)输入的信号的增益并且输出其增益经由输出端(OUT)控制的信号。该信号可以包括射频(RF)信号。

控制器120可以控制增益控制电路110的操作。控制器120可以根据所需输出信号的幅度来确定要由增益控制电路110控制的增益的变化，并且可以生成并输出用于控制增益控制电路110的操作的信号。根据实施例，控制器120可以将期望的增益变化值转换为用于直接控制增益控制电路110中的元件的控制信号。为此，控制器120可以包括以下至少之一：处理器、微处理器、微控制器、存储器和控制信号生成电路。

图2示出了根据各种实施例的增益控制电路的配置的示图。参照图2，增益控制电路110可以包括路径单元210、输入匹配单元220a、输出匹配单元220b、衰减使能单元230、分流单元240和偏置提供单元250。

路径单元210可以形成用于控制信号的增益的阻抗。根据各种实施例，路径单元210可以包括形成电阻的至少一个元件和执行开关的至少一个元件。例如，路径单元210可以包括至少一个晶体管，并且可以通过控制施加到晶体管的栅极端的电压来执行开关，并且可以使用晶体管的导通电阻来形成电阻。在此，导通电阻表示晶体管本身的由晶体管的长度和宽度确定的电阻。随着信号增益的衰减量增加，路径单元210可以形成更大的阻抗。

输入匹配单元220a可以形成增益控制电路110的输入阻抗，并且输出匹配单元220b可以形成增益控制电路110的输出阻抗。输入匹配单元220a和输出匹配单元220b可以形成预定大小的输入/输出阻抗(例如，50Ω)。输入匹配单元220a和输出匹配单元220b可以包括基于另一元件(例如，路径单元210等)的特性选择的至少一个元件(例如，电感器或电容器)。根据实施例，可以排除输入匹配单元220a和输出匹配单元220b。

衰减使能单元230可以选择性地连接路径单元210和分流单元240。如果增益控制电路110执行衰减，则衰减使能单元230可以将路径单元210和分流单元240连接。相反，如果增益控制电路110在不执行衰减的情况下传递信号，则衰减使能单元230可以断开(open)路径单元210与分流单元240之间的路径。为此，衰减使能单元230可以包括至少一个开关。

当增益控制电路110执行衰减时，分流单元240可以形成所需的阻抗和附加路径。根据各种实施例，分流单元240可以包括形成电阻的至少一个元件和执行开关的至少一个元件。例如，路径单元210可以包括至少一个晶体管，并且可以通过控制施加到晶体管的栅极端的电压来执行开关，并且可以使用晶体管的导通电阻来形成电阻。随着信号增益的衰减量增加，分流单元240可以形成更大的阻抗。

偏置提供单元250可以提供偏置电压以使能在路径单元210、衰减使能单元230和分流单元240的至少一个中包括的晶体管在反向偏置状态下操作。偏置提供单元250可以将预定大小的电压提供给源极端和漏极端，以增加处于截止状态的晶体管的线性度。为此，偏置提供单元250可以包括至少一个电压源。

图3A示出了根据各种实施例的增益控制电路的路径单元的配置的示图。参照图3A，路径单元210可以包括直通路径310和多个衰减路径320-1至320-N。

直通路径310是当增益的变化最小时信号流过的路径。直通路径310可以形成比多个衰减路径320-1至320-N中的每个衰减路径的阻抗值小的阻抗值。多个衰减路径320-1至320-N是用于提供不同的增益变化的路径，并且可以形成不同的阻抗值。

可以使用晶体管的导通电阻来形成直通路径310和多个衰减路径320-1至320-N中的每个路径中的阻抗值。因此，直通路径310和多个衰减路径320-1至320-N中的每个路径可以包括一组晶体管，其数量和大小彼此不同。直通路径310和多个衰减路径320-1至320-N可以如图3B所示实现。

图3B示出了根据各种实施例的增益控制电路的路径单元的实现的示例的示图。路径单元210可以如图3B所示地实现。在这种情况下，图3B的实现的示例并不限制本公开，并且路径单元210可以被不同地实现。图3B示出了实现一个直通路径和四个衰减路径的情况。

参照图3B，直通路径310可以包括晶体管311和电感器312。晶体管311可以用作开关，并且晶体管311的导通电阻和电感器312的电感可以形成直通路径310的阻抗。电感器312的一端连接到晶体管311的漏极端，电感器312的另一端连接到晶体管311的源极端。作为开关，晶体管311的导通/截止可以根据提供给栅极端的控制信号来控制。

第一衰减路径320-1可以形成比直通路径310的阻抗值大，并且比第二衰减路径320-2、第三衰减路径320-3和第四衰减路径320-4的阻抗值小的阻抗值。第一衰减路径320-1可以包括晶体管321。晶体管321的导通电阻值可以大于晶体管311的导通电阻。为此，晶体管321的宽度或长度可以比晶体管311的宽度或长度小。

第二衰减路径320-2可以形成比直通路径310和第一衰减路径320-1的阻抗值大，并且比第三衰减路径320-3和第四衰减路径320-4的阻抗值小的阻抗值。第二衰减路径320-2可以包括以堆栈结构连接(堆叠)的晶体管322和晶体管323。晶体管322和晶体管323的导通电阻值的总和可以大于晶体管321的导通电阻值。

第三衰减路径320-3可以形成比直通路径310、第一衰减路径320-1和第二衰减路径320-2的阻抗值大，并且比第四衰减路径320-4的阻抗值小的阻抗值。第三衰减路径320-3可以包括以堆栈结构连接的晶体管324、晶体管325和晶体管326。晶体管324、晶体管325和晶体管326的导通电阻值的总和可以大于晶体管322和晶体管323的导通电阻值的总和。

第四衰减路径320-4可以形成比直通路径310、第一衰减路径320-1、第二衰减路径320-2和第三衰减路径320-3的阻抗值大的阻抗值。第四衰减路径320-4可以包括晶体管327、晶体管328和晶体管329。晶体管327、晶体管328和晶体管329的导通电阻值的总和可以大于晶体管324、晶体管325和晶体管326的导通电阻值的总和。

在如图3B所示的结构中，同一路径中包括的晶体管可以被控制为等效地导通/截止。如果多个路径310、320-1、320-2、320-3和320-4中的一个路径导通，而其余路径截止，则信号在处于导通状态的单个路径中流动，且信号的增益可以根据在相应路径中形成的阻抗值而衰减。直通路径310导通的状态称为“直通模式”，并且衰减路径320-1、320-2、320-3和320-4中的一个路径导通的状态为“衰减模式”。例如，为了施加最小增益变化，即，在直通模式的情况下，直通路径310中的晶体管311被导通并且衰减路径320-1至320-4被断开。为了断开衰减路径320-1至320-4，可以截止第一衰减路径320-1中的晶体管321、可以截止第二衰减路径320-2中的晶体管322和323中的至少一个或全部、可以截止第三衰减路径320-3中的晶体管324和326中的至少一个或全部并且可以截止第四衰减路径320-4中的晶体管327和329中的至少一个或全部。

根据实施例，路径单元210可以如图3B所示地实现。在图3B的示例中，直通路径310可以包括单个晶体管和单个电感器。根据另一实施例，直通路径310可以如图4A、图4B或图4C所示地实现。

图4A示出了根据各种实施例的增益控制电路的直通路径的实现的示例的示图；图4B示出了根据各种实施例的增益控制电路的直通路径的实现的示例的示图；以及图4C示出了根据各种实施例的增益控制电路的直通路径的实现的示例的示图。直通路径310可以如图4A、图4B或图4C所示地实现。在这种情况下，图4A、图4B或图4C的实现的示例可以不限制本公开，并且可以不同地实现直通路径310。

根据实施例，如图4A所示，直通路径310可以配置有晶体管411。

根据另一实施例，如图4B所示，直通路径310可以配置有以堆栈结构连接的两个晶体管421和422，以及通过漏极端连接到用于连接两个晶体管421和422的节点的晶体管423。

根据又一实施例，如图4C所示，直通路径310可以配置有并联连接的晶体管431和电感器432。在此，电感器432可以用于消除由晶体管431引起的寄生电容。

根据可以如图4A、图4B或图4C所示实施的直通路径310的结构，增益控制电路110的最小衰减和最大衰减可以不同。例如，随着直通路径310中包括的晶体管的宽度变宽，最小衰减变低。随着晶体管的宽度变窄，图4A和图4B中所示的两个实施示例的最大衰减变高。随着晶体管的宽度变窄，图4C中所示的实施示例的最大衰减变低。如图4A、图4B或图4C所示的实现的三个示例的最小衰减如图5A所示，并且其最大衰减如图5B所示。

图5A示出了用于比较根据各种实施例的增益控制电路的直通路径的实现的示例的性能的曲线图；以及图5B示出了用于比较根据各种实施例的增益控制电路的直通路径的实现的示例的性能的曲线图。图5A和图5B涉及实施的三个示例，图5A示出了根据晶体管的宽度的最小衰减，图5B示出了根据晶体管的宽度的最大衰减。参照图5A，图4C的实现可以提供最低的最小衰减。另外，参照图5B，图4C的实现可以在预定宽度(例如192μm)内提供最高的最大衰减。因此，可以理解的是，图4C的实现可以显示最佳性能。然而，根据实现的目的，直通路径310可以如图4A、图4B或图4C所示地实现，或者可以在另一结构中实现。

图6A示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的示图；图6B示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的示图；以及图6C示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的实施的示图。输入匹配单元220a和输出匹配单元220b可以如图6A、图6B或图6C所示地实现。在这种情况下，图6A、图6B或图6C的实现的示例可以不限制本公开，并且输入匹配单元220a和输出匹配单元220b可以不同地实现。

根据实施例，输入匹配单元220a和输出匹配单元220b可以被省略，如图6A所示。

根据另一实施例，如图6B所示，输入匹配单元220a和输出匹配单元220b可以配置有并联连接的电感器621a或电感器621b。参照图6B，输入匹配单元220a的一端连接到路径单元210的输入端，另一端包括接地电感器621a。输出匹配单元220b的一端连接到路径单元210的输入端，另一端包括接地电感器621b。电感器621a和621b可以用于执行与由路径单元210中包括的晶体管引起的寄生电容关联的补偿。

根据又一实施例，如图6C所示，输入匹配单元220a和输出匹配单元220b可以被配置有并联连接的电感器631a或631b、并联连接的电容器632a或632b以及与电容器632a或632b连接的开关633a或633b。电感器631a和631b可以用于执行与路径单元210中包括的晶体管所引起的寄生电容关联的补偿。电容器632a和632b可以用于补偿直通路径310的导通状态与截止状态之间的寄生电容的差异。因此，可以根据直通路径310的导通/截止状态来控制开关633a和633b。例如，当直通路径310导通时，开关可以闭合，而当直通路径310被断开时，开关可以断开。

根据可以如图6A、图6B或图6C所示实施的输入匹配单元220a和输出匹配单元220b的结构，输入阻抗和输出阻抗可以不同。根据图6A、图6B或图6C的实施的输入/输出阻抗值可以如图7A至图7C所示被绘制在史密斯圆图上。

图7A示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的特性的示图；图7B示出了根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的特性的示图；以及图7C是示出根据各种实施例的增益控制电路的输入匹配单元和输出匹配单元的实现的示例的特性的图。图7A至图7C表示当使用路径单元210的五个路径之一时的输入/输出阻抗值。图7A是如图6A所示实施的输入匹配单元220a和输出匹配单元220b的示例。图7B是如图6B所示实施的输入匹配单元220a和输出匹配单元220b的示例。图7C是如图6C所示实施的输入匹配单元220a和输出匹配单元220b的示例。参照图7A至图7C，当与图6A的实施相比时，图6B或图6C的实施可以提供更接近50Ω的阻抗值。

图8示出了根据各种实施例的增益控制电路的衰减使能单元的实现的示例的示图。衰减使能单元230可以如图8所示地实现。在这种情况下，图8的实现的示例不限制本公开，并且衰减使能单元230可以不同地实现。

参照图8，衰减使能单元230可以具有其中第一部分230a和第二部分230b并联连接的结构。第一部分230a包括以堆栈结构连接的晶体管801a、802a和803a，第二部分230b包括以堆栈结构连接的晶体管801b、802b和803b。如果增益控制电路110不执行衰减，即，如果直通路径310被导通，则第一部分230a中包括的晶体管801a、802a和803a中的至少一个或全部被截止，并且第二部分230b中包括的晶体管801b、802b和803b中的至少一个或全部被截止。相反地，如果增益控制电路110执行衰减，即，如果衰减路径320-1至320-N中的一个路径被导通，则第一部分230a中包括的晶体管801a、802a和803a被导通，并且第二部分230b中包括的晶体管801b、802b和803b被导通。

图9A是示出根据各种实施例的增益控制电路的分流单元的配置的示图。参照图9A，分流单元240包括多个分流路径910-1至910-N。

多个分流路径910-1至910-N的一端经由电容器920接地。多个分流路径910-1至910-N可以形成不同的阻抗值。在多个分流路径910-1至910-N中的每个分流路径中，可以使用晶体管的导通电阻来形成阻抗值。多个分流路径910-1至910-N的实现的示例可以如图9B所示。

图9B示出了根据各种实施例的增益控制电路的分流单元的实现的示例的示图。分流单元240可以如图9B所示地实现。在这种情况下，图9B的实现的示例不限制本公开，并且分流单元240可以不同地实现。图9B示出了实施四个分流路径的情况。

参照图9B，第一分流路径910-1形成比第二分流路径910-2、第三分流路径910-3和第四分流路径910-4的阻抗值大的阻抗值。第一分流路径910-1可以包括以堆栈结构连接的晶体管911和晶体管912。晶体管911和晶体管912的导通电阻值的总和可以大于其他路径910-2、910-3和910-4的导通电阻值。

第二分流路径910-2可以形成比第一分流路径910-1的阻抗值小，并且大于第三分流路径910-3和第四分流路径910-4的阻抗值大的阻抗值。第二分流路径910-2可以包括以堆栈结构连接的晶体管913和晶体管914。晶体管913和晶体管914的导通电阻值的总和可以小于晶体管911和晶体管912的导通电阻值。

第三分流路径910-3可以形成比第一分流路径910-1和第二分流路径910-2的阻抗值小并且比第四分流路径910-4的阻抗值大的阻抗值。第三分流路径910-3可以包括晶体管915。晶体管915的导通电阻值小于晶体管913和晶体管914的导通电阻值的总和。

第四分流路径910-4可以形成比第一分流路径910-1、第二分流路径910-2和第三分流路径910-3的阻抗值小的阻抗值。第四分流路径910-4可以包括晶体管916。晶体管916的导通电阻值可以小于晶体管915的导通电阻值。

在如图9B所示的结构中，可以控制包括在同一路径中的晶体管等效地导通/截止。例如，为了施加最小增益变化，即，在直通模式的情况下，第一分流路径910-1中的晶体管911和912中的至少一个或全部被截止，第二分流路径910-2中的晶体管913和914中的至少一个或全部被截止，第三分流路径910-3中的晶体管915被截止，且第四分流路径910-4中的晶体管916被截止。作为另一示例，在衰减模式的情况下，控制第一分流路径910-1、第二分流路径910-2、第三分流路径910-3和第四分流路径910-4中的至少一个处于导通状态。

如各种实施例中所述，可以使用晶体管的导通电阻来形成用于衰减信号增益的阻抗。在这种情况下，可以使用以堆栈结构连接的多个晶体管。如果多个晶体管以堆栈结构连接，则可以形成与多个晶体管的导通电阻的总和相对应的阻抗。如果使用具有恒定导通电阻的单个晶体管，则由于增益的降低，可能会在源极端与漏极端之间产生电压差。因此，相应的晶体管可能会异常工作，并且线性度可能会恶化。因此，如实施例中所述，如果多个晶体管以堆栈结构连接，并且晶体管导通，则每个晶体管的源极端与漏极端之间的电压差相对较低，因此线性度可能会改进。

类似地，如果晶体管截止，则由偏置提供单元250施加反向偏置，并且可以改进晶体管截止时的线性度。施加反向偏置的示例可以如图10A和图10B所示。

图10A示出了由根据各种实施例的增益控制电路中的偏置提供单元引起的晶体管的反向偏置状态的示图；以及图10B示出了由根据各种实施例的增益控制电路中的偏置提供单元引起的晶体管的反向偏置状态的示图。图10A示出了晶体管处于截止状态，而图10B示出了晶体管处于导通状态。

参照图10A，如果将V_off(例如，0V)施加到晶体管1001的栅极端，则晶体管1001被截止。参照图10B，如果将V_on(例如，1.8V)施加到晶体管1001的栅极端，则晶体管1001被导通。在这种情况下，通过偏置提供单元250将V_bias(例如，0.9V)施加到源极端和漏极端。由于V_bias，晶体管1001的V_GS为-V_bias，并且晶体管1001以反向偏置状态工作。因此，当与V_bias为0的情况相比时，V_on需要被增加V_bias。例如，如果导通晶体管1001(未反向偏置)所需的栅极电压为0.9V，则导通晶体管1001(反向偏置V_bias)所需的栅极电压增加到0.9+V_bias。

图11示出了根据各种实施例的增益控制电路的实现的示例的示图。图11是增益控制电路110的实现的示例，并且示出了如图3B、图8和图9B所示实施的路径单元210、衰减使能单元230和分流单元240结合的电路的示例。参照图11，提供多个控制信号C₀至C₉中的每一个来控制至少一个晶体管的开关操作。根据衰减量定义的增益模式的控制信号C₀至C₉的设定值如下表1所示。

[表1]

增益模式	代码	C<sub>0</sub>	C<sub>1</sub>	C<sub>2</sub>	C<sub>3</sub>	C<sub>4</sub>	C<sub>5</sub>	C<sub>6</sub>	C<sub>7</sub>	C<sub>8</sub>	C<sub>9</sub>
												-2	000	1	0	0	0	0	0	0	0	0	0
-5	001	0	1	0	0	0	1	1	0	0	0
												-8	010	0	0	1	0	0	1	0	1	0	0
-11	011	0	0	0	1	0	1	0	0	1	0
												-14	100	0	0	0	0	1	1	0	0	0	1

根据表1，在与代码100相对应的模式中，C₆、C₇和C₈被设置为0。根据另一实施例，在与代码100相对应的模式中，C₆、C₇和C₈中的至少一个可以被设置为1。

图12A示出了根据各种实施例的增益控制电路的性能的曲线图；以及图12B是根据各种实施例的增益控制电路的性能的曲线图。图12A和图12B示出了根据输入到增益控制电路110的信号的电功率的变化的输入三阶截点(IIP3)。

图12A比较了其中路径单元210、衰减使能单元230和分流单元240中的至少一个被配置有以堆栈结构连接的晶体管的情况与其中路径单元210、衰减使能单元230和分流单元240中的至少一个被配置有不使用堆栈结构的单个晶体管的情况。参照图12A，当使用堆栈结构时，识别出IIP3相对较高。例如，如果输入信号的电功率为-30dBm，则IIP3可以提高大约4dB。

图12B比较了使用反向偏置的情况与不使用反向偏置的情况。参照图12B，当使用反向偏置时，识别出IIP3相对较高。例如，如果输入信号的电功率为-40dBm，则IIP3可以提高大约11dB。

根据本公开的权利要求书和/或说明书中所述的实施例的方法可以以硬件、软件或硬件和软件的组合来实施。

当通过软件实施所述方法时，可以提供用于存储一个或更多个程序(软件模块)的计算机可读存储介质。可以将存储在计算机可读存储介质中的一个或更多个程序配置为由电子设备内的一个或更多个处理器执行。至少一个程序可以包括使电子设备执行根据由随附权利要求限定和/或本文公开的本公开的各种实施例的方法的指令。

程序(软件模块或软件)可以存储在非易失性存储器中，该非易失性存储器包括随机存取存储器和闪存、只读存储器(ROM)、电可擦可编程只读存储器(EEPROM)、磁盘存储设备、光盘-ROM(CD-ROM)、数字多功能盘(DVD)或其他类型的光学存储设备或磁带。可替代地，其一些或全部的任何组合可以形成存储有程序的存储器。此外，在电子设备中可以包括多个这样的存储器。

另外，程序可以存储在可附接的存储设备中，该存储设备可通过通信网络访问，诸如互联网、内联网、局域网(LAN)、广域网(WAN)和存储区域网(SAN)或它们的组合。这样的存储设备可以经由外部端口访问电子设备。此外，通信网络上的单独的存储设备可以访问便携式电子设备。

在本公开的上述详细实施例中，根据所呈现的详细实施例，本公开中包括的组件以单数或复数表示。然而，为了便于描述，选择单数形式或复数形式以适合于所呈现的情况，并且本公开的各种实施例不限于其单个元件或多个元件。此外，在描述中表达的多个元件可以被配置成单个元件，或者在描述中的单个元件可以被配置成多个元件。

尽管已经参考本公开的某些实施例示出和描述了本公开，但是本领域技术人员将理解，在不脱离本公开的范围的情况下，可以在形式和细节上进行各种改变。因此，本公开的范围不应被定义为限于实施例，而应由所附权利要求及其等同物限定。

尽管已经用各种实施例描述了本公开，但是可以向本领域技术人员提出各种改变和修改。本公开旨在涵盖落入所附权利要求的范围内的这种改变和修改。