阅读说明：本技术 层压堆叠基板中的嵌入式垂直电感器 (Embedded vertical inductor in laminated stacked substrates ) 是由 D·D·金姆 B·具 B·内亚蒂 于 2018-12-10 设计创作，主要内容包括：一种垂直电感器结构,包括形成垂直电感器结构的第一部分的第一层压基板和形成第二部分的第二层压基板。每个层压基板包括嵌入层压基板的层中的多个第一迹线、多个第一垂直列和多个第二垂直列。每个第一垂直列耦合到相应第一迹线的第一端,并且每个第二垂直列耦合到相应第一迹线的第二端。第二层压基板安装在第一层压基板上使得第一层压基板的每个第一垂直列耦合到第二层压基板的相应第一垂直列,并且第一层压基板的每个第二垂直列耦合到第二层压基板的相应第二垂直列。(A vertical inductor structure includes a first laminate substrate forming a first portion of the vertical inductor structure and a second laminate substrate forming a second portion. Each laminate substrate includes a plurality of first traces embedded in a layer of the laminate substrate, a plurality of first vertical columns, and a plurality of second vertical columns. Each first vertical column is coupled to a first end of a respective first trace, and each second vertical column is coupled to a second end of a respective first trace. The second laminate substrate is mounted on the first laminate substrate such that each first vertical column of the first laminate substrate is coupled to a respective first vertical column of the second laminate substrate and each second vertical column of the first laminate substrate is coupled to a respective second vertical column of the second laminate substrate.)

具体实施方式

结合附图，以下阐述的详细描述旨在作为对各种配置的描述，而非旨在表示可以实践本文中描述的概念的唯一配置。为了提供对各种概念的透彻理解，详细描述包括特定细节。然而，对于本领域技术人员而言很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在某些情况下，以框图形式示出了公知的结构和组件，以避免使这些概念模糊。如本文中所述，术语“和/或”的使用旨在表示“包括性的或”，并且术语“或”的使用旨在表示“排他性的或”。

由于成本和功耗考虑，移动RF收发器已经迁移到深亚微米工艺节点。移动RF收发器的设计复杂性由于增加了用于支持通信增强(诸如载波聚合)的电路功能而变得复杂。移动RF收发器的其他设计挑战包括模拟/RF性能考虑，包括失配、噪声和其他性能考虑。移动RF收发器的设计包括使用诸如电感器和电容器等无源器件以例如抑制谐振和/或执行滤波、旁路和耦合。随着移动RF收发器变得越来越先进和复杂，移动RF收发器的各个组件面临着越来越大的尺寸和性能约束，即在保持或提高其性能的同时减小其尺寸/占用空间。

电感器是用于根据电感值将能量临时存储在线圈内的磁场中的电气设备的示例。该电感值提供电压与穿过电感器的电流变化率之比的量度。当流过电感器的电流发生变化时，能量会暂时存储在线圈中的磁场中。除了磁场存储能力，电感器还经常用于交流(AC)电子设备，诸如无线电设备。例如，移动RF收发器的设计包括使用具有改善的电感密度的电感器，同时减小高频(例如，500兆赫兹(MHz)至5吉赫兹(GHz)RF范围)下的磁损耗。

根据本公开的各方面，双工器可以布置在功率放大器(PA)集成双工器(PAMID)模块或具有集成双工器的前端模块(FEMID)模块中，其中双工器与诸如层压集成电感器等层压基板电感器集成在一起。由于间隔的限制，使用单基板层压集成电感器可以代替使用RF前端模块内的表面安装器件。不幸的是，由于客户的要求，在基板(例如，封装基板)内的层压集成电感器所占的面积也可能受到限制。例如，基板通常包括接地平面以满足隔离规范，以避免层压集成电感器与双工器之间的干扰。另外，由于客户要求，电感器的垂直高度可能受到限制。不幸的是，基板的接地平面可能压缩单个基板层压集成电感器的磁场，这在层压集成电感器布置在单个层压基板内时会降低质量(Q)因子。

本公开的各方面描述了用于高Q因子RF应用的嵌入层压堆叠基板中的垂直电感器结构。在一种布置中，垂直电感器结构包括形成垂直电感器结构的第一部分的第一层压基板和形成垂直电感器结构的第二部分的第二层压基板。第二层压基板安装在第一层压基板上。第一层压基板和第二层压基板中的每个包括嵌入层压基板的层中的多个迹线、多个第一垂直列和多个第二垂直列。每个迹线在第一端耦合到第一垂直列之一，并且在第二端耦合到第二垂直列之一。第二层压基板安装在第一层压基板上，使得第一层压基板的每个第一垂直列耦合到第二层压基板的相应第一垂直列，并且第一层压基板的每个第二垂直列耦合到第二层压基板的相应第二垂直列。

与常规的单基板层压电感器相比，改进的电感器设计是嵌入多个层压堆叠基板中的垂直电感器。将垂直电感器嵌入两个层压基板中可以提供灵活性以便以减少的电感器占位面积来实现目标电感器性能。每个层压基板可以具有任何数目的层，例如在两层至十层之间，并且电感器结构的垂直高度可以在50μm至600μm的范围内，并且被优化以实现特定Q因子。另外，第一层压基板中的层可以在电感器与基板的接地平面之间提供期望间隔，使得电感器的磁场不被压缩，从而提高了电感器的Q因子。类似地，可以在电感器的顶表面上方设置附加的层或模制件，以使电感器与模块屏蔽层接地保持一定距离，以免在上端压缩电感器的磁场。面积小于0.6mm²的改进的垂直电感器结构在800MHz和85℃下对于2.5nH的Q因子可以达到40。

驱动无线通信行业的一个目标是为客户提供增加的带宽。在当前一代通信中使用载波聚合为实现该目标提供了一种可能的解决方案。对于无线通信，无源器件用于处理载波聚合系统中的信号。在这些载波聚合系统中，信号以高频带和低频带频率被传送。在RF前端(RFFE)模块中，功率放大器(PA)可以与无源器件(例如，双工器)集成以提供PAMID模块。另外，前端模块可以与双工器集成以提供FEMID模块。双工器(例如，声滤波器)可以被配置用于在同一频带(例如，低频带)内同时传输和接收以支撑载波聚合。

图1是根据本公开的一方面的包括与双工器180集成的垂直电感器结构的RF通信系统100的示意图。代表性地，根据本公开的一方面，RF通信系统100包括具有第一双工器190-1的WiFi模块170和包括用于芯片组160的第二双工器190-2的RF前端模块150以提供载波聚合。WiFi模块170包括将天线192可通信地耦合到无线局域网模块(例如，WLAN模块172)的第一双工器190-1。RF前端模块150包括通过双工器180将天线194可通信地耦合到无线收发器(WTR)120的第二双工器190-2。无线收发器120和WiFi模块170的WLAN模块172耦合到调制解调器(移动台调制解调器(MSM)，例如基带调制解调器)130，调制解调器130由电源152通过电源管理集成电路(PMIC)156供电。

芯片组160还包括电容器162和164、以及电感器166以提供信号完整性。PMIC 156、调制解调器130、无线收发器120和WLAN模块172每个包括电容器(例如，158、132、122和174)，并且根据时钟154进行操作。芯片组160中的各种电感器和电容器组件的几何形状和布置可以减少组件之间的电磁耦合。RF通信系统100还可以包括与双工器180(例如，PAMID模块)集成的功率放大器(PA)。双工器180可以根据各种不同参数来对输入/输出信号进行滤波，包括频率、插入损耗、抑制或其他类似参数。根据本公开的各方面，双工器180可以与层压堆叠基板中的嵌入式垂直电感器集成，例如，如图2A-5B所示。

图2A示出了根据本公开的各方面的垂直电感器结构210的透视图。图2B-2D示出了嵌入层压堆叠基板中的垂直电感器结构210的端视图和截面图。垂直电感器结构210可以包括第一部分212和第二部分214。垂直电感器结构210的第一部分212可以形成在第一层压基板216中，并且第二部分214可以形成在第二层压基板218中。第一层压基板216和第二层压基板218中的每个可以具有任何数目的多个层，例如在2个层到10个层之间。例如，第一层压基板216可以包括8个层，而第二层压基板218可以包括相同数目的层，在该示例中为8个层，或者第二层压基板218可以包括比第一层压基板216更多或更少的层。

第一层压基板216和第二层压基板218可以分别包括形成垂直电感器结构210的一部分的多个迹线220(1)和220(2)。迹线220(1)、220(2)中的每个可以分别设置在相应的第一层压基板216和第二层压基板218的单个层222(1)、222(2)中。如图2A-2D所示，第一层压基板216的迹线220(1)可以形成垂直电感器结构210的底部迹线，而第二层压基板218的迹线220(2)可以形成垂直电感器结构210的顶部迹线。迹线220(1)、220(2)可以由铜或任何其他导电材料组成。

第一层压基板216可以还包括在相应的第一端226和第二端228处耦合到迹线220(1)的垂直列224(1)、224(2)。类似地，第二层压基板218可以包括在相应的第一端226和第二端228处耦合到迹线220(2)的垂直列224(3)、224(4)。垂直列224(1)-224(4)可以由堆叠的金属填充通孔230和捕获焊盘232组成。铜是一种导电金属，其可以用于形成垂直列224(1)-224(4)的金属填充通孔230和捕获焊盘232。但是，也可以使用导电材料。

第二层压基板218可以安装在第一层压基板216上以完成垂直电感器结构210。在第一端226处，第一层压基板216的每个垂直列224(1)可以通过凸块234电和机械耦合到第二层压基板218的相应垂直列224(3)。类似地，在第二端228处，第一层压基板216的每个垂直列224(2)可以是通过凸块234电和机械耦合到第二层压基板218的相应垂直列224(4)。凸块234可以是焊球并且由导电材料组成。替代地，凸块234可以是提供电和机械连接的其他类型的凸块，诸如倒装芯片凸块、球栅阵列凸块、焊盘上焊料(SOP)或铜柱。

仍然参考图2B-2D，垂直电感器结构210可以包括可选的模块接地236。模块接地236可以形成在第一层压基板216的最底部M8层中。垂直电感器结构210还可以包括模制件238以及模块屏蔽层240，模制件238设置在第二层压基板218之上和/或周围。模制件238可以由聚合物材料组成。

如上所述，第一层压基板216和第二层压基板218中的每个可以设置有任何多个数量的层。例如，在图2B和2C中，第一层压基板216包括将垂直电感器结构210的底部迹线220(1)与模块接地236分开的4个层。垂直电感器结构210的底部迹线220(1)与模块接地236之间的距离可以通过增加或减少设置在它们之间的层数来调节，以防止磁场压缩和与模块接地236的耦合。图2B和2C中的第二层压基板218也被示出为具有将垂直电感器结构210的顶部迹线220(2)与模制件238分开的4个层。第二层压基板218的这些层与模制件238一起可以在垂直电感器结构210的顶部迹线220(2)与模块屏蔽层240之间提供分离，以防止磁场压缩和与模块屏蔽的耦合。应当注意，第二层压基板218可以在垂直电感器结构210的顶部迹线220(2)上方设置有更少或更多的层，并且相反，模制件238的厚度可以增加或减小以实现与模块屏蔽层240的期望分离。

本公开的各方面提供了具有柔性设计的多基板垂直电感器结构210，该结构与可比较地执行的单基板电感器或形成在玻璃通孔(TGV)或基板通孔(TSV)中模块的单基板电感器相比具有更小的占地面积。例如，垂直列224(1)-224(4)的高度可以在50μm至600μm的范围内的任何地方以实现目标电感器性能。另外，附加层或模制件238可以用于使垂直电感器结构210的迹线220(1)、220(2)与模块接地236和模块屏蔽层240隔开。

图3A示出了根据本公开的其他方面的垂直电感器结构310的透视图，图3B示出了嵌入层压堆叠基板中的垂直电感器结构310的截面图。垂直电感器结构310类似于图2A-2D的垂直电感器结构210，除了垂直电感器结构310在每个层压基板中包括两层迹线。

垂直电感器结构310可以包括形成在第一层压基板316中的第一部分312和形成在第二层压基板318中的第二部分314。第一层压基板316和第二层压基板318中的每个可以具有任何数目的多个层，例如在2层到10层之间，并且不必具有与另一层压基板相同的层数。

第一层压基板316和第二层压基板318可以分别包括多个第一迹线320(1)和320(2)，并且可以分别包括多个第二迹线320(3)和320(4)，这些迹线形成垂直电感器结构310的一部分。第一迹线320(1)、320(2)中的每个可以分别设置在相应的第一层压基板316和第二层压基板318的单个层322(1)、322(2)中。类似地，第二迹线320(3)、320(4)中的每个可以分别设置在相应的第一层压基板316和第二层压基板318的另一单个层322(3)、322(4)中。迹线320(1)-320(4)可以由铜或任何其他导电材料组成。

第一层压基板316还可以包括在第一端326处耦合到第一迹线320(1)和第二迹线320(3)的垂直列324(1)、以及在第二端328处耦合到第一迹线320(1)和第二迹线320(3)的垂直列324(2)。类似地，第二层压基板318可以包括在第一端326处耦合到第一迹线320(2)和第二迹线320(4)的垂直列324(3)、以及在第二端328处耦合到第一迹线320(2)和第二迹线320(4)的垂直列324(4)。垂直列324(1)-324(4)可以由铜或任何其他导电材料制成，并且可以由堆叠的金属填充通孔和捕获焊盘组成。

第二层压基板318可以安装在第一层压基板318上以完成垂直电感器结构310。在第一端326处，第一层压基板316的每个垂直列324(1)可以是通过凸块334电和机械耦合到第二层压基板318的相应垂直列324(3)。类似地，在第二端328处，第一层压基板316的每个垂直列324(2)可以通过凸块334电和机械耦合到第二层压基板318的相应垂直列324(4)。凸块334可以是焊球并且由导电材料组成。替代地，凸块334可以是提供电和机械连接的其他类型的凸块，诸如倒装芯片凸块、球栅阵列凸块、焊盘上焊料(SOP)或铜柱。

像图2A-2D的垂直电感器结构210一样，垂直电感器结构310也可以从第一层压基板316的底层、模制件338和模块屏蔽层340处提供可选的模块接地336。如上所述，第一层压基板316可以在第一迹线320(1)下方设置有附加层，以在模块接地336与垂直电感器结构310之间提供期望距离。类似地，第二层压基板318可以在第一迹线320(2)上方设置有附加层和/或模制件338的厚度可以增加/减小以调节垂直电感器结构310与模块屏蔽层340之间的距离。

图4A示出了根据本公开的其他方面的垂直电感器结构410的透视图，图4B示出了嵌入层压堆叠基板中的垂直电感器结构410的截面图。垂直电感器结构410在很多方面类似于图3A-3B的垂直电感器结构310，并且为简单起见，相同的附图标记将用于相同的部件。两个垂直电感器结构之间的区别在于，垂直电感器结构410可以还包括耦合每个层压基板中的两层迹线的金属填充通孔442。第一层压基板316可以包括将第一层压基板316的第一迹线320(1)耦合到第二迹线320(3)的金属填充通孔442(1)。类似地，第二层压基板318可以包括将第二层压基板318的第一迹线320(2)耦合到第二迹线320(4)的金属填充通孔442(2)。金属填充通孔442(1)、442(2)在第一端326与第二端328之间耦合到相应的第一迹线320(1)、320(2)和相应的第二迹线320(3)、320(4)。金属填充通孔442(1)、442(2)改善了迹线320(1)-320(4)的电感。沿着迹线320(1)-320(4)可以提供任何数目的金属填充通孔442(1)、442(2)。例如，尽管在图4B中示出了垂直电感器结构410在第一迹线320(1)、320(2)与第二迹线320(3)、320(4)之间具有2个金属填充通孔442(1)、442(2)，但是在迹线320(1)-320(4)之间可以设置有多于2个金属填充通孔442(1)、442(2)。替代地，垂直电感器结构410可以包括可以在第一迹线320(1)、320(2)与第二迹线320(3)、320(4)之间的单个金属填充通孔442(1)、442(2)。金属填充通孔442(1)、442(2)可以由铜或任何其他导电材料组成。

图5A示出了根据本公开的其他方面的垂直电感器结构510的透视图，图4B示出了嵌入层压堆叠基板中的垂直电感器结构510的截面图。垂直电感器结构510与图4A-4B的垂直电感器结构410非常相似，并且为简单起见，相同的附图标记将再次用于相同的部件。两个垂直电感器结构之间的区别在于，垂直电感器结构510可以还包括附加的垂直列以将第一层压基板316的第一迹线320(1)和第二迹线320(3)耦合到第二层压基板318的第一迹线320(3)和第二迹线320(4)。

除了垂直列324(1)、324(2)，第一层压基板316还可以包括垂直列544(1)、544(2)。垂直列544(1)在第一端326附近耦合到迹线320(1)、320(3)，而垂直列544(2)在第二端328附近耦合到迹线320(1)、320(3)。类似地，第二层压基板318可以包括分别在第一端326和第二端328附近耦合到迹线320(2)、320(4)的垂直列544(3)、544(4)。垂直列544(1)-544(4)可以由堆叠的金属填充通孔330和捕获焊盘332组成。铜是一种导电金属，其可以用来形成金属填充通孔330和垂直列544(1)-544(4)的捕获焊盘332，但是，也可以使用其他导电材料。垂直列544(1)-544(4)减小了垂直电感器结构510的垂直部分中的电阻。

第二层压基板318可以安装在第一层压基板316上以完成垂直电感器结构510。在第一端326处，凸块334可以将第一层压基板316的垂直列324(1)、544(1)中的每个电和机械耦合到第二层压基板318的相应的垂直列324(3)、544(3)。类似地，在第二端328处，凸块334可以将第一层压基板316的垂直列324(2)、544(2)中的每个电和机械耦合到第二层压基板318的相应的垂直列324(4)、544(4)。凸块334可以是焊球并且由导电材料组成。替代地，凸块234可以是提供电和机械连接的其他类型的凸块，诸如倒装芯片凸块、球栅阵列凸块、焊盘上焊料(SOP)或铜柱。

图6是示出根据本公开的各方面的在层压堆叠基板中制造嵌入式垂直电感器结构的方法600的流程图。在框602处，提供形成垂直电感器结构的第一部分的第一层压基板216、316。第一层压基板可以是具有单层迹线220(1)的图2A-2D的垂直电感器结构210的第一层压基板216。替代地，第一层压基板316可以设置有以下中的任一项：两层迹线320(1)、320(3)，如在图3A-3B的垂直电感器结构310中；两层迹线320(1)、320(3)和分别耦合第一迹线320(1)和第二迹线320(3)的金属填充通孔442(1)，如在图4A-4B的垂直电感器结构410中；以及两层迹线320(1)、320(3)、金属填充通孔442(1)、和附加的垂直列544(1)、544(2)，如在图5A-5B的垂直电感器结构510中。第一层压结构也可以设置有可选的模块接地236、336。

在框604处，可以在第一层压基板216、316上提供第二层压基板218、318。第二层压基板218、318形成垂直电感器结构的第二部分。第二层压基板可以是具有单层迹线220(2)的图2A-2D的垂直电感器结构210的第二层压基板218。替代地，第二层压基板318可以设置有以下中的任一项：两层迹线320(2)、320(4)，如在图320A至图3B的垂直电感器结构310中；两层迹线320(2)、320(4)和分别耦合第一迹线320(2)和第二迹线320(4)的金属填充通孔442(2)，如在图4A-4B的垂直电感器结构410中；以及两层迹线320(2)、320(4)、金属填充通孔442(2)、和附加的垂直列544(3)、544(4)，如在图5A-5B的垂直电感器结构510中。

第二层压基板218、318使用凸块234、334电和机械耦合到第一层压基板216、316。凸块234、334可以是焊球并且由导电材料组成。替代地，凸块234、334可以是提供电和机械连接的其他类型的凸块，诸如倒装芯片凸块、球栅阵列凸块、焊盘上焊料(SOP)或铜柱。

在框606处，在第一层压基板216、316之上以及第二层压基板218、318周围提供模制件238、338。该模制件也填充第一层压基板216、316与第二层压基板218、318之间的间隙。模制件238、338由聚合物材料组成。

在框608处，可以在模制件238、338之上提供模块屏蔽层240、340。在步骤606处，可以控制模制件338的厚度以在垂直电感器结构210、310、410、510的顶部迹线220(2)、320(3)与模块屏蔽层240、340之间提供期望的间隔以便不压缩垂直电感器结构的磁场。

图7是示出可以在其中有利地采用本公开的一个方面的示例性无线通信系统700的框图。为了说明的目的，图7示出了三个远程单元720、730和750以及两个基站740。将认识到，无线通信系统可以具有更多的远程单元和基站。远程单元720、730和750每个包括具有包括所公开的电感器的RF前端模块的IC器件725A、725C和725B。将认识到，其他器件也可以包括所公开的电感器(包括RF前端模块)，诸如基站、交换设备和网络设备。图7示出了从基站740到远程单元720、730和750的前向链路信号780和从远程单元720、730和750到基站740的反向链路信号790。

在图7中，远程单元720被示出为移动电话，远程单元730被示出为便携式计算机，并且远程单元750被示出为无线本地环路系统中的固定位置远程单元。例如，远程单元720、730和750可以是移动电话、手持式个人通信系统(PCS)单元、诸如个人数字助理(PDA)等便携式数据单元、支持GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表设备等固定位置数据单元、或者存储或检索数据或计算机指令的通信设备(包括RF前端模块)、或者其组合。尽管图7示出了远程单元，但是根据本公开的各方面，本公开不限于这些示例性地示出的单元。本公开的各方面可以适当地用于包括所公开的器件的很多设备中。

图8是示出用于诸如以上公开的电感器等半导体组件的电路、布局和逻辑设计的设计工作站的框图。设计工作站800包括硬盘802，该硬盘802包含操作系统软件、支持文件、和诸如Cadence或OrCAD等设计软件。设计工作站800还包括用于促进电路806或半导体组件808(诸如电感器)的设计的显示器804。提供存储介质810以有形地存储电路806或半导体组件808的设计。电路806或半导体组件808的设计可以以诸如GDSII或GERBER等文件格式存储在存储介质810上。存储介质810可以是CD-ROM、DVD、硬盘、闪存或其他适当的设备。此外，设计工作站800包括用于从存储介质810接受输入或向存储介质810写入输出的驱动装置812。

记录在存储介质810上的数据可以指定逻辑电路配置、用于光刻掩模的图案数据、或用于诸如电子束光刻等串行写入工具的掩模图案数据。该数据还可以包括逻辑验证数据，诸如时序图或与逻辑仿真相关联的网络电路。通过减少用于设计半导体晶片的工艺的数量，在存储介质810上提供数据有助于电路806或半导体组件808的设计。

对于固件和/或软件实现，这些方法可以使用执行本文中描述的功能的模块(例如，过程、功能等)来实现。有形地体现指令的机器可读介质可以用于实现本文中描述的方法。例如，软件代码可以存储在存储器中并且由处理器单元执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文中使用的，术语“存储器”是指长期、短期、易失性、非易失性或其他存储器类型，并且不限于特定存储器类型或存储器数目、或存储器存储在其上的介质类型。

如果以固件和/或软件实现，则这些功能可以作为一个或多个指令或代码存储在计算机可读介质上。示例包括用数据结构编码的计算机可读介质和用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是可以由计算机访问的可用介质。作为示例而非限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁性存储设备、或者可以用于以指令或数据结构形式存储期望的程序代码并且可以由计算机访问的其他介质；如本文中使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光碟、数字多功能盘(DVD)和蓝光光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述的组合也应当被包括在计算机可读介质的范围内。

除了存储在计算机可读介质上，指令和/或数据还可以作为信号在通信设备中包括的传输介质上提供。例如，通信设备可以包括具有指示指令和数据的信号的收发器。指令和数据被配置为引起一个或多个处理器实现权利要求中概述的功能。

尽管已经详细描述了本公开及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的技术的情况下，可以在本文中进行各种改变、替换和变更。例如，关于基底或电子设备使用诸如“上方”和“下方”等关系术语。当然，如果基底或电子设备颠倒，则上方变为下方，反之亦然。另外，如果侧向定向，则上方和下方可以是指基底或电子设备的侧面。而且，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定配置。如本领域的普通技术人员将从本公开容易地理解的，根据本公开，可以利用目前存在或将要开发的与本文中描述的对应配置相比执行基本上相同的功能或实现基本上相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、手段、方法或步骤包括在其范围内。

本领域普通技术人员将进一步理解，结合本文中的公开内容所描述的各种说明性逻辑块、模块、电路和算法步骤可以实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，上面已经在功能方面对各种说明性的组件、块、模块、电路和步骤进行了总体描述。将这样的功能实现为硬件还是软件取决于特定应用和强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这种实现决策不应当被解释为导致脱离本公开的范围。

结合本文中的公开内容描述的各种说明性逻辑块、模块和电路可以使用被设计为执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、离散门或晶体管逻辑、分立硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但是在替代方案中，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合(例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核、或任何其他这样的配置)。

结合本公开所描述的方法或算法的步骤可以直接用硬件、由处理器执行的软件模块或两者的组合来实施。软件模块可以驻留在RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、可移动磁盘、CD-ROM或本领域已知的任何其他形式的存储介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和向存储介质写入信息。在替代方案中，存储介质可以是处理器的组成部分。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在替代方案中，处理器和存储介质可作为分立组件驻留在用户终端中。

提供先前的描述以使得本领域任何技术人员能够实践本文中描述的各个方面。对这些方面的各种修改对于本领域技术人员而言将是很清楚的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变型。因此，本公开不旨在限于本文中描述的示例和设计，而是与符合本文中公开的原理和新颖特征的最宽范围相一致。