阅读说明：本技术 低功率晶体振荡器 (Low power crystal oscillator ) 是由 A·纳贾菲 S·戈拉拉 R·马卡莱姆 S·莫洛迪 于 2018-06-25 设计创作，主要内容包括：一种皮尔斯振荡器设置有跨导放大器晶体管,该跨导放大器晶体管具有DC漏极电压,该DC漏极电压独立于用于跨导放大器晶体管的DC栅极电压而被调节为等于基准电压。(A pierce oscillator is provided with a transconductance amplifier transistor having a DC drain voltage regulated to be equal to a reference voltage independently of a DC gate voltage for the transconductance amplifier transistor.)

低功率晶体振荡器

相关申请的交叉引用

本申请要求2017年07月13日提交的美国专利申请No.15/649,475的权益和优先权，其全部内容通过引用合并于此。

技术领域

本申请涉及振荡器，并且更具体地涉及被配置成用于低功率操作和宽输出振幅摆幅的晶体振荡器。

背景技术

为了提供准确的时钟信号，常规上集成电路包括使用压电谐振器的晶体振荡器。由于其紧凑的设计，绝大多数晶体振荡器是皮尔斯振荡器，诸如图1的振荡器100。晶体或压电谐振器105具有驱动NMOS跨导放大器晶体管Mn1的栅极的一个端子和连接到其漏极的另一个端子。负载电容器C2连接在晶体管Mn1的漏极与地之间。类似地，另一个负载电容器C1连接在晶体管Mn1的栅极与地之间。反馈电阻器Rfb连接在晶体管M1的栅极与漏极之间，其漏极被来自电流源I_B的偏置电流偏置。

针对负载电容(C1+C2之和)，晶体105的振荡频率ω通常由其制造商指定在某个值处。然后，晶体管Mn1的栅极被偏置在某个直流(DC)输出电压V₀减去因子V₁cosωt下，其中V1是相对于DC输出电压V₀的输出电压摆幅的振幅。鉴于从晶体管Mn1的栅极至其漏极的负增益，漏极电压等于V₀+V₁cosωt。输出电压摆幅取决于晶体管Mn1的增益(跨导)。通常，希望输出电压摆幅尽可能大，以使漏极电压在地与为电流源I_B供电的电源电压VDD之间振荡。为了提供最大的输出摆幅，V₀电压应当因此等于电源电压VDD的一半。但是另一个问题是功耗，如果晶体管Mn1在亚阈值区域中操作，以使其栅极-源极电压小于其阈值电压，则功耗会降低。亚阈值操作中的晶体管Mn1的示例DC栅极电压(也是V₀电压)为300mV。因此可以理解，由于用于晶体管Mn1的栅极和漏极的DC电压之间的连接，最大化输出电压摆幅同时最小化放大器100的功耗彼此矛盾。

为了将晶体管Mn1的DC漏极电压和栅极电压去耦，已知使用第二晶体管(未图示)，以使晶体管Mn1的DC漏极电压等于其DC栅极电压加上第二晶体管的栅极-源极电压之和。因此，可以在晶体管Mn1的DC栅极电压适于亚阈值操作时，将漏极电压推至更靠近VDD/2的期望中轨水平。但是，DC漏极电压此时变得依赖于设置第二晶体管的栅极-源极电压的工艺、电压和温度角。另外，功耗仍然很高。因此，在本领域中需要具有降低的功耗和高增益的改进的皮尔斯振荡器。

发明内容

通过将第一晶体管的DC漏极电压和DC栅极电压去耦，可以改善皮尔斯振荡器的增益和输出电压摆幅。运算放大器通过负反馈环路偏置第一晶体管的栅极电压，将第一晶体管的漏极电压设置在期望水平。电流源利用偏置电流偏置第一晶体管，该偏置电流与第一晶体管的尺寸相结合以确保第一晶体管在亚阈值区域中操作。由于第一晶体管的降低的DC栅极电压确保了亚阈值操作而不会限制输出电压摆幅(因为DC漏极电压从DC栅极电压去耦)，所得的皮尔斯振荡器享有降低的功耗和增加的跨导增益。特别地，运算放大器可以将DC漏极电压调节在期望的水平(例如，皮尔斯振荡器的电源电压的一半)，以最大化输出电压摆幅。

通过在电流源中包括第二晶体管，可以进一步增强所公开的皮尔斯振荡器的跨导增益。来自晶体的振荡输入电压驱动第二晶体管的栅极和第一晶体管的栅极，使得两个晶体管都有助于跨导增益。通过下面的详细描述可以更好地理解这些和其他有利特征。

附图说明

图1是常规的皮尔斯振荡器的电路图。

图2是根据本公开的一个方面的低功率皮尔斯振荡器的电路图，其中通过运算放大器的反馈环路使第一跨导放大器晶体管的增益和漏极电压去耦。

图3是根据本公开的一个方面的用于修改图2的皮尔斯振荡器以包括第二跨导放大器晶体管的电路图。

图4图示了根据本公开的一方面的图3的皮尔斯振荡器的修改，以减少噪声并确保输出电压中的50/50占空比。

图5是根据本公开的一方面的皮尔斯振荡器的操作方法的流程图。

通过参考下面的详细描述，将最好地理解本公开的实施例及其优点。应当理解，相同的附图标记用于标识在一个或多个附图中图示的相似的元件。

具体实施方式

提供了一种皮尔斯振荡器，其中第一晶体管的DC栅极电压和DC漏极电压通过去耦电容器去耦。运算放大器将DC漏极电压调节为等于由基准电压设定的期望值。因此，DC漏极电压可以被调节为例如电源电压的一半，以最大化输出电压摆幅。相反，DC栅极电压由第一晶体管的沟道尺寸和被驱动到第一晶体管中的偏置电流确定。以这种方式，可以通过将第一晶体管偏置在亚阈值区域中，来优化第一晶体管的跨导增益。所得的高增益和DC漏极电压调节可使输出电压摆幅最大化。例如，在一些实施例中，输出电压摆幅可以是全轨的，即从地到电源电压。而且，亚阈值操作还使第一晶体管的功耗最小化。

在图2中示出了示例皮尔斯振荡器200。如关于图1所讨论的那样布置晶体105、晶体管Mn1以及负载电容器C1和C2。电阻器R2连接在晶体管Mn1的漏极与运算放大器205的正输入端子之间，运算放大器205在其负输入端子接收基准电压Vref。没有DC电流通过电阻器R₂，因此没有DC电压跨电阻器R₂，因此在运算放大器205的正输入端子处接收晶体管Mn1的漏极电压Vd。类似地，没有DC电流跨电阻器R₁，电阻器R₁从运算放大器205的正输入端子连接到用于负载电容器C1的端子215。运算放大器205通过偏置电阻器Rbs控制晶体管Mn1的AC栅极电压。因此，通过运算放大器205的高增益反馈将其正输入端子的电压调节为等于基准电压。由于在正常操作期间没有DC电流通过分压电阻器R₂，因此其两个端子均被调节为基准电压。鉴于电阻器R₂的端子中的一个端子连接到晶体管Mn1的漏极，因此晶体管Mn1的漏极电压Vd被调节为等于基准电压。

由于也没有DC电流通过电阻器R₁，所以端子215的电压Vg2被调节为等于基准电压。为了防止基准电压偏置晶体管Mn1的DC栅极电压，去耦电容器C3将晶体管Mn1的栅极连接到端子215。去耦电容器C3也将晶体管Mn1的DC漏极电压与其DC栅极电压隔离。为了减少来自运算放大器205的噪声，其输出端子由连接到地的反馈电容器C_fb加载。晶体管Mn1的DC栅极电压由晶体管Mn1的沟道尺寸和来自电流源210的偏置电流I_B设定，电流源210将偏置电流驱动到晶体管Mn1的漏极端子中。偏置电流I_B和沟道尺寸因此可以被选择成使得晶体管Mn1被偏置用于亚阈值操作。晶体管Mn1的栅极电压的AC部分由来自通过去耦电容器C3耦合的晶体105的振荡电压驱动。正是来自晶体105的该振荡驱动经受晶体管Mn1的跨导增益。在一个实施例中，运算放大器205可以被视为形成了用于将晶体管Mn1的DC漏极电压偏置为等于基准电压的装置。

如前所述，通过晶体管Mn1的功耗(所耗散的电流)通过其有利地偏置在亚阈值区域中而最小化，而通过将DC漏极电压调节为等于基准电压使AC漏极电压的输出电压摆幅最大化。如图3中的皮尔斯振荡器300所示，通过修改皮尔斯振荡器200以在其电流源中包括PMOS晶体管Mp1，可以实现附加的功率降低和增益增强。晶体管Mp1的源极连接到提供电源电压VDD的电源节点，而其漏极连接到晶体管Mn1的漏极。晶体管Mp1使其栅极通过电阻器Rbs2连接到二极管连接的PMOS晶体管Mp2的栅极。二极管连接的晶体管Mp2的源极连接到电源节点，而其栅极和漏极被电流源305偏置。晶体管Mp1和Mp2由此形成电流镜，使得晶体管Mp1将传导与电流源305传导的电流相同的电流(假设晶体管Mp1和Mp2匹配)。在端子215处的电压Vg2具有由晶体105的振荡产生的AC信号，该AC信号确定晶体管Mn1的跨导增益。因此，该AC信号将穿过连接在端子215和晶体管Mp1的栅极之间的去耦电容器C4。因此，晶体管Mp1的栅极电压Vgp将具有被施加到晶体管Mn1的栅极的相同AC信号，使得晶体管Mp1也有助于皮尔斯振荡器300的总跨导增益。跨导增益的这种增加在增加晶体管Mp1和Mn1的漏极处的输出电压摆幅上是非常有利的。将理解的是，在备选实施例中，晶体管Mp1和Mp2可以使其栅极直接连接而无需包括电阻器Rbs2。但是注意，由于晶体管Mp2的到漏极的二极管连接，因此晶体管Mp2的栅极处的阻抗有些低。此时，去耦电容器C4将需要更大的电容来将电压Vg2 AC耦合到晶体管Mp1的栅极。因此，电阻器Rbs2有利地增加了在晶体管Mp1的栅极处的阻抗，使得可以使用较小的去耦电容器C4。

晶体管Mp1不仅有助于跨导增益，而且它与晶体管Mn1协同作用以限制电流耗散。例如，在漏极电压Vd的振荡期间，该漏极电压可以朝着电源电压VDD上升。晶体管Mp1此时被推到深三极管操作区域中。但是，晶体管Mn1的栅极电压此时被驱动到地，从而使晶体管Mn1关断以限制电流耗散。当漏极电压Vd朝着地振荡时，发生类似的电流消耗的遏制，从而使晶体管Mp1基本关断。因此，晶体管Mp1不仅增加了跨导增益，而且还限制了电流消耗。

如将关于图4中所示的皮尔斯振荡器400所讨论的那样，可以进一步修改皮尔斯振荡器300，以减少输出电压振荡中的噪声并且改善其占空比。不是将漏极电压Vd用作输出电压，而是从在端子215处的电压Vg2拉取输出电压。与漏极电压Vd相比，电压Vg2由于通过晶体105的滤波而具有较小的噪声。为了产生输出电压(Out)，第一反相器405将电压Vg2反相以驱动第二反相器410的输入，第二反相器410产生输出电压。因此，输出电压将是方波，该方波以由晶体105和负载电容器C1和C2设定的振荡频率振荡。

为了确保输出电压的振荡的50/50占空比，运算放大器205使用的基准电压可以通过由PMOS晶体管Mp3和NMOS晶体管Mn2的串联堆叠形成的反相器生成。反相器405和410将分别由PMOS晶体管和NMOS晶体管的类似的串联堆叠(未图示)形成，该PMOS晶体管和NMOS晶体管将分别与它们的对应晶体管Mp3和Mn2匹配。晶体管Mp3的源极绑定到电源电压VDD的电源节点，而其漏极绑定到晶体管Mn2的漏极。晶体管Mn2的源极连接到地。用于提供基准电压的节点415连接到晶体管Mp3和Mn2的栅极。另外，节点415通过电阻器Rref连接到晶体管Mp3和Mn2的漏极。在电源电压VDD通电时，基准电压初始地将是地，使得晶体管Mp3首先导通以将其漏极朝着电源电压VDD充电。漏极电压的这种增加通过电阻器Rref反馈，以部分地导通晶体管Mn2并且部分地关断晶体管Mp3。结果将是基准电压将稳定在反相器405和410的跳变点(阈值电压)。理想地，该跳变点是电源电压VDD的一半，但这取决于反相器的NMOS晶体管和PMOS晶体管的相对尺寸以及工艺、电压和温度角。有利地，晶体管Mp3和Mn2与电阻器Rref的组合将跨所有工艺角跟踪跳变点，以便针对输出电压振荡维持50/50占空比。除了晶体105之外，图2、图3和图4中所示的所有组件都可以被集成在诸如片上系统(SoC)的集成电路内。然后，所得的集成电路可以与晶体105一起集成在半导体封装中。然而，应当理解，在一些实施例中，负载电容器C0和C1由于其相对较大的电容而可能更容易被实施成外部设备，使得它们也将不被集成到集成电路中。

现在将关于图5的流程图讨论皮尔斯振荡器的操作方法。方法包括动作500：通过利用来自电流源的电流驱动皮尔斯振荡器中的跨导放大器晶体管的漏极端子，来偏置跨导放大器晶体管的栅极的直流(DC)栅极电压。响应于偏置电流的振荡器200、300和400中的晶体管Mn1的DC偏置是动作500的示例。方法还包括动作505：通过去耦电容器将栅极与漏极端子隔离。去耦电容器C3的功能是动作505的示例。最后，方法包括动作510：放大基准电压与漏极端子的DC漏极电压之间的差，以偏置栅极的交流(AC)栅极电压，以使DC漏极电压等于基准电压。通过运算放大器205对晶体管Mn1的栅极的偏置是动作510的示例。

因此将认识到，在不脱离本公开的范围的情况下，可以对本公开的设备的材料、装置、配置和使用方法进行许多修改、替代和变化。鉴于此，本公开的范围不应当限于本文图示和描述的特定实施例的范围，因为它们仅仅是以一些示例方式，而是应当与所附权利要求及其功能等价物的范围完全相称。