阅读说明：本技术 一种高压氮化镓功率器件结构及其制备方法 (High-voltage gallium nitride power device structure and preparation method thereof ) 是由 吴勇 陈兴 王东 汪琼 陆俊 何滇 严伟伟 曾文秀 张进成 于 2019-11-28 设计创作，主要内容包括：一种高压氮化镓功率器件结构及其制备方法,属于微电子技术领域,包括衬底、低温氮化铝/氮化镓成核层、氮化镓缓冲层、氮化镓沟道层、铝镓氮势垒层、漏电极、源电极、栅电极和介质层,介质层的材质为Ta<Sub>2</Sub>O<Sub>5</Sub>与SiO<Sub>2</Sub>复合薄膜材料,在氮化镓沟道层与铝镓氮势垒层之间形成二维电子气沟道,采用本方法形成的MIS栅极结构,其栅极漏电流更小,抗击穿电压更高。器件的栅极漏电流相比常规SiO<Sub>2</Sub>栅介质结构会下降20％-30％,抗击穿电压增加20％-25％,而且制造工艺简单,重复性好的特点。同时结合器件HEMT原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性,适用于高压大功率电子器件应用。(A high-voltage GaN power device structure and a preparation method thereof belong to the technical field of microelectronics, and the high-voltage GaN power device structure comprises a substrate, a low-temperature aluminum nitride/GaN nucleation layer, a GaN buffer layer, a GaN channel layer, an AlGaN barrier layer, a drain electrode, a source electrode, a gate electrode and a dielectric layer, wherein the dielectric layer is made of Ta 2 O 5 With SiO 2 The composite film material forms a two-dimensional electron gas channel between the gallium nitride channel layer and the aluminum gallium nitrogen barrier layer, and the MIS grid structure formed by the method has smaller grid leakage current and higher breakdown voltage. Grid leakage current of device is compared with conventional SiO 2 The gate dielectric structure can be reduced by 20-30%, the breakdown voltage can be increased by 20-25%, and the method has the characteristics of simple manufacturing process and good repeatability. Simultaneously combines the original high threshold voltage and high breakdown voltage of the HEMTHigh voltage, high current density, and excellent pinch-off characteristics, suitable for high voltage, high power electronic devices.)

一种高压氮化镓功率器件结构及其制备方法

技术领域

本发明属于微电子技术领域，涉及半导体器件的制备和可靠性，一种以高介电常数材料Ta₂O₅与SiO₂复合薄膜材料作为栅极介质的高压氮化镓功率器件结构及其制备方法，制备的器件主要用于高压大功率应用场合。

背景技术

第三代半导体材料即宽禁带(Wide Band Gap Semiconductor，简称WBGS)半导体材料是继第一代硅、锗和第二代砷化镓、磷化铟等以后发展起来。在第三代半导体材料中，氮化镓(GaN)具有宽带隙、直接带隙、高击穿电场、较低的介电常数、高电子饱和漂移速度、抗辐射能力强和良好的化学稳定性等优越性质，成为继锗、硅、砷化镓之后制造新一代微电子器件和电路的关键半导体材料。特别是高温、大功率、高频和抗辐照电子器件以及全波长、短波长光电器件方面具有得天独厚的优势，是实现高温与大功率、高频及抗辐射、全波长光电器件的理想材料，是微电子、电力电子、光电子等高新技术以及国防工业、信息产业、机电产业和能源产业等支柱产业进入21世纪后赖以继续发展的关键基础材料。

与传统的肖特基栅HEMT相比GaN基绝缘栅HEMT器件可以有效减小栅极泄漏电流，在高效微波功率放大器、高压开关等应用中具有广阔的应用前景。然而，栅绝缘层与氮化物之间严重的界面问题会引起器件性能退化和可靠性问题，近年来成为国际研究的热点。

发明内容

本发明的目的在于针对氮化镓HEMT功率器件高欧姆接触电阻的难点，从器件工艺制备过程的优化角度提出采用高介电常数材料Ta₂O₅与SiO₂复合薄膜材料作为栅极介质的氮化镓HEMT功率器件的制作方法，以提高栅电极质量，从而提高HEMT功率器件的性能与可靠性。

为实现上述目的，本发明的器件结构各层从下至上依次排布，包括衬底层、低温氮化铝/氮化镓成核层、氮化镓缓冲层、氮化镓沟道层、铝镓氮势垒层、漏电极、源电极、栅电极和介质层，其中漏电极和源电极分居栅电极的两端，栅电极与铝镓氮势垒层之间还设有介质层以形成具有整流特性的金属-介质层-半导体结构，介质层的材质为高介电常数Ta₂O₅与SiO₂复合薄膜材料，采用等离子体化学气相沉积方法制备而成，其厚度为100-500nm，其中，在氮化镓沟道层与铝镓氮势垒层之间形成有二维电子气沟道，复合薄膜材料也可以是多层子层循环生长组成。

优选的，所述衬底层为可以用来外延氮化镓薄膜的所有材料，包括绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓和金刚石等材料，尺寸范围为2-8inch。

优选的，低温氮化铝/氮化镓成核层，生长温度350-900℃，薄膜厚度10-50nm，用于为后续的氮化镓缓冲层生长提供成核节点，提高氮化镓薄膜结晶质量。

优选的，所述氮化镓缓冲层，为采用金属有机源化学气相沉积(MOCVD)或其他方法非故意掺杂生长形成的氮化镓薄膜层，薄膜厚度范围为1um-5um。其质量直接影响随后生长的异质结的质量，该区域的各种晶格缺陷还能俘获电子，从而影响二维电子气沟道的密度。

优选的，所述氮化镓沟道层和AlGaN势垒功能层界面处形成的高浓度二维电子气(2DEG)沟道。

优选的，所述的漏电极和源电极，采用钛/铝/镍/金(Ti/Al/Ni/Au)多层合金，并经过高温(800℃左右)退火后形成。

优选的，所述的绝缘介质层为Ta₂O₅与SiO₂复合薄膜材料，厚度为100-500nm，用于隔绝AlGaN与栅电极直接接触，减少栅漏电，提高器件击穿电压。其中，Ta₂O₅材料的介质层还可以作为钝化层，保护AlGaN/GaN异质结构表面。

优选的，欧姆接触是指Ti/Al/Ni/Au合金与AlGaN/GaN的接触，其接触面的电阻值远小于半导体本身的电阻，不会产生明显的附加阻抗，也不会使AlGaN/GaN异质结内部的平衡载流子浓度发生显著的变化。器件工作时，大部分的电压降在活动区(Active region)而不在接触面，不会影响期间的伏安特性。

优选的，金属-介质层-半导体结构(MIS结构)由Ni/Au合金、Ta₂O₅与SiO₂复合绝缘介质层和AlGaN势垒层组成，其中Ni/Au金属体系是目前AlGaN/GaN HEMT器件栅极最常用的金属，Ta₂O₅与SiO₂复合薄膜材料作为高介电常数的介质，可以有效隔绝栅极金属与AlGaN势垒层之间的直接接触，提高器件击穿电压。

优选的，所述的Ni/Au合金，Ni与AlGaN和GaN材料的粘附性最好，Au的导电性与稳定性最好，制备的合金噪声系数小，粘附性高。

优选的，所述的Ta₂O₅与SiO₂复合薄膜材料属于高介电常数材料，采用原子层沉积方法制备而成。按照电容(C)计算公式：

介电常数ε与介质厚度d成反比关系。同等电容与电极面积的情况下，介电常数ε越高，介质的厚度越厚，因此器件的抗击穿电压越高。

优选的，所述Ta₂O₅薄膜厚度为50-150nm，SiO₂薄膜厚度为50-100nm。

本发明中，所述的等离子体增强化学气相沉积(PECVD)，是借助微波或射频等使含有薄膜成分原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。PECVD方法利用了等离子体的活性来促进反应，使化学反应能在较低的温度下进行。沉积的薄膜具有优良的电学性能、良好的衬底附着性以及极佳的台阶覆盖性。

本发明还公开了上述高压氮化镓功率器件结构的制备方法，具体如下：

1、采用MOCVD技术与设备在6英寸大小的衬底(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石等)材料进行AlGaN/GaN异质结外延。该技术为一般传统技术，AlGaN/GaN异质结结构依次包括氮化镓(GaN)缓冲层、低温氮化镓(GaN)成核层、氮化镓(GaN)沟道层、铝镓氮(AlGaN)势垒功能层及界面处形成的高浓度二维电子气(2DEG)的沟道。

2、采用等离子体化学气相沉积方法(PECVD)在上述AlGaN/GaN异质结材料表面沉积Ta₂O₅薄膜层与SiO₂薄膜层作为介质层，二者的厚度均分别为50-150nm，总厚度在100-500nm之间。

3、将前一步骤获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽。

4、将前一步骤获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积钛(Ti)、铝(Al)、镍(Ni)和金(Au)四种金属，四层金属层的厚度分别为20nm、1500nm、30nm和100nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案。

5、将前一步骤获得的材料进行有机清洗，清洗结束后对上述材料进行退火处理，退火温度为700-900℃，退火时间为10-60s。

6、将前一步骤获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(Ni)和金(Au)两种金属，厚度分别15nm和5000nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。

与现有技术相比，本发明具有如下优点和技术效果：

该器件是一种GaN基的高电子迁移率晶体管器件，采用本方法形成的MIS栅极结构，其栅极漏电流更小，抗击穿电压更高。器件的栅极漏电流相比常规SiO₂栅介质结构会下降20％-30％，抗击穿电压增加20％-25％，而且制造工艺简单，重复性好的特点。同时结合器件HEMT原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，适用于高压大功率电子器件应用。

附图说明

图1为本发明的结构示意图。

图2为本发明的方法制备的结构泄漏电流的测试结果图。

其中：101-衬底，102-成核层，103-缓冲层，104-沟道层，105-铝镓氮势垒层，106-漏电极，107-源电极，108-栅电极，109-二维电子气沟道，110-介质层。

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。

本发明的器件结构各层从下至上依次排布，包括：衬底101、低温氮化铝/氮化镓成核层102、氮化镓缓冲层103、氮化镓沟道层104、铝镓氮势垒层105、漏电极106、源电极107、栅电极108和介质层110，其中漏电极106和源电极107分居栅电极108的两端，栅电极108与铝镓氮势垒层105之间还设有介质层112以形成具有整流特性的金属-介质层-半导体结构，介质层110的材质为高介电常数Ta₂O₅薄膜层与SiO₂薄膜层复合层，采用等离子体化学气相沉积(PECVD)方法制备而成，其厚度为50-500nm，其中，在氮化镓沟道层104与铝镓氮势垒层105之间形成二维电子气沟道109。本发明的器件结构采用以下方法制得：

实施例1

1、采用MOCVD技术与设备在6英寸大小的衬底(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石等)材料进行AlGaN/GaN异质结外延。该技术为一般传统技术，AlGaN/GaN异质结结构依次包括氮化镓(GaN)缓冲层103、低温氮化镓(GaN)成核层102、氮化镓(GaN)沟道层104、铝镓氮(AlGaN)势垒功能层105及界面处形成的高浓度二维电子气(2DEG)的沟道109。

2、采用等离子体化学气相沉积(PECVD)在上述AlGaN/GaN异质结材料表面沉积Ta₂O₅薄膜层与SiO₂薄膜层作为介质层，厚度均为50nm。

3、将前一步骤获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽。

4、将前一步骤获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积钛(Ti)、铝(Al)、镍(Ni)和金(Au)四种金属，四层金属层的厚度分别为20nm、1500nm、30nm和100nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案。

5、将前一步骤获得的材料进行有机清洗，清洗结束后对上述材料进行退火处理，退火温度为700-900℃，退火时间为10-60s。

6、将前一步骤获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(Ni)和金(Au)两种金属，厚度分别15nm和5000nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。

实施例2

1、采用MOCVD技术与设备在6英寸大小的衬底(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石等)材料进行AlGaN/GaN异质结外延。该技术为一般传统技术，AlGaN/GaN异质结结构依次包括氮化镓(GaN)缓冲层103、低温氮化镓(GaN)成核层102、氮化镓(GaN)沟道层104、铝镓氮(AlGaN)势垒功能层105及界面处形成的高浓度二维电子气(2DEG)的沟道109。

2、采用等离子体化学气相沉积(PECVD)在上述AlGaN/GaN异质结材料表面沉积Ta₂O₅薄膜层与SiO₂薄膜层作为介质层，厚度均为100nm。

3、将前一步骤获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽。

4、将前一步骤获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积钛(Ti)、铝(Al)、镍(Ni)和金(Au)四种金属，四层金属层的厚度分别为20nm、1500nm、30nm和100nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案。

5、将前一步骤获得的材料进行有机清洗，清洗结束后对上述材料进行退火处理，退火温度为700-900℃，退火时间为10-60s。

6、将前一步骤获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(Ni)和金(Au)两种金属，厚度分别15nm和5000nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。

实施例3

1、采用MOCVD技术与设备在6英寸大小的衬底(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石等)材料进行AlGaN/GaN异质结外延。该技术为一般传统技术，AlGaN/GaN异质结结构依次包括氮化镓(GaN)缓冲层103、低温氮化镓(GaN)成核层102、氮化镓(GaN)沟道层104、铝镓氮(AlGaN)势垒功能层105及界面处形成的高浓度二维电子气(2DEG)的沟道109。

2、采用等离子体化学气相沉积(PECVD)在上述AlGaN/GaN异质结材料表面沉积Ta₂O₅薄膜层与SiO₂薄膜层作为介质层，厚度均为150nm。

3、将前一步骤获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽。

4、将前一步骤获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积钛(Ti)、铝(Al)、镍(Ni)和金(Au)四种金属，四层金属层的厚度分别为20nm、1500nm、30nm和100nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案。

5、将前一步骤获得的材料进行有机清洗，清洗结束后对上述材料进行退火处理，退火温度为700-900℃，退火时间为10-60s。

6、将前一步骤获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(Ni)和金(Au)两种金属，厚度分别15nm和5000nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。

图2出示了用实施案例1制备的Ta2O5/SiO2栅介质结构于常规SiO2栅介质结构在相同测试下的数据对比，测试数据显示，Ta2O5/SiO2栅介质结构的栅极漏电流会比常规SiO2栅介质结构下降20％-30％，抗击穿电压增加20％-25％。

由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。