阅读说明：本技术 高频开关 (High frequency switch ) 是由 关健太 于 2018-07-26 设计创作，主要内容包括：从输入输出端子(P251)向公共端子(P20)的功率的行进方向和从公共端子(P20)向外部连接端子(P10)的功率的行进方向成为相反方向的区间的长度比从输入输出端子(P211)向公共端子(P20)的功率的行进方向和从公共端子(P20)向外部连接端子(P10)的功率的行进方向成为相反方向的区间的长度长。FET(251)和FET(211)具有基于给定的输入功率的在FET(251)的漏极-源极间传输的功率变得比在FET(211)的漏极-源极间传输的功率大的构造。(The length of a section in which the direction of power flow from the input/output terminal (P251) to the common terminal (P20) and the direction of power flow from the common terminal (P20) to the external connection terminal (P10) are opposite to each other is longer than the length of a section in which the direction of power flow from the input/output terminal (P211) to the common terminal (P20) and the direction of power flow from the common terminal (P20) to the external connection terminal (P10) are opposite to each other. The FET (251) and the FET (211) have a configuration in which the power transmitted between the drain and source of the FET (251) becomes larger than the power transmitted between the drain and source of the FET (211) based on a given input power.)

高频开关

技术领域

本发明涉及对公共端子选择性地连接多个输入输出端子的高频开关。

背景技术

以往，在高频模块中多利用高频开关。例如，高频开关连接在多个种类的通信信号所公共的天线与按多个种类的通信信号的每一个配置的收发电路之间。高频开关具备公共端子和多个输入输出端子。而且，公共端子与天线连接，多个输入输出端子各自与每个通信信号的收发电路连接。

作为这样的高频开关，多利用如专利文献1所示的使用了半导体的高频开关。专利文献1所示的高频开关具备多个FET(场效应晶体管)。多个FET各自分别连接在公共端子与多个输入输出端子之间。而且，该高频开关通过控制多个FET的断开以及导通，从而将多个输入输出端子中的任一个选择性地与公共端子连接。

在先技术文献

专利文献

专利文献1：日本特开2010-74027号公报

发明内容

发明要解决的课题

然而，在使用半导体形成高频开关的情况下，根据公共端子与多个输入输出端子的位置关系，有时会在将公共端子和多个输入输出端子分别进行连接的各传输路径之间产生***损耗的偏差。即，有时会按每个通信信号在***损耗产生差异。

因此，本发明的目的在于，降低在将公共端子和多个输入输出端子分别进行连接的各传输路径之间的***损耗的偏差。

用于解决课题的技术方案

(1)本发明的高频开关具备：半导体元件，形成有至少包含第一FET以及第二FET的多个FET；多个外部连接端子；以及成型构件，对半导体元件进行密封。半导体元件具备：公共端子；多个输入输出端子，至少包含第一端子以及第二端子；第一FET，连接在公共端子与第一端子之间；以及第二FET，连接在公共端子与第二端子之间。多个外部连接端子包含：公共端子用外部连接端子，与公共端子连接；第一外部连接端子，与第一端子连接；以及第二外部连接端子，与第二端子连接。在从第一外部连接端子向公共端子的信号的行进方向和从公共端子向公共端子用外部连接端子的信号的行进方向成为相反方向的区间的长度比从第二外部连接端子向公共端子的信号的行进方向和从公共端子向公共端子用外部连接端子的信号的行进方向成为相反方向的区间的长度长的结构中，第一FET和第二FET具有基于给定的输入功率的在第一FET的漏极-源极间传输的信号的功率变得比在第二FET的漏极-源极间传输的信号的功率大的构造。

在该结构中，通过信号的行进方向变为相反的部分的长度不同，从而即使按每个外部连接端子而对通信信号的***损耗存在差异，该差异也被FET对通信信号的电阻之差所抵消。

(2)此外，优选地，在本发明的高频开关中，第一FET的栅极宽度比第二FET的栅极宽度宽。

在该结构中，可通过容易的构造实现FET对通信信号的电阻之差。

(3)此外，本发明的高频开关优选为如下的结构。还具备：第一布线导体，连接在第一外部连接端子与第一端子之间；第二布线导体，连接在第二外部连接端子与第二端子之间；以及第三布线导体，连接在公共端子与公共端子用外部连接端子之间。从第一外部连接端子向公共端子的信号的行进方向是第一布线导体中的信号的行进方向，从第二外部连接端子向公共端子的信号的行进方向是第二布线导体中的信号的行进方向，从公共端子向公共端子用外部连接端子的信号的行进方向是第三布线导体中的信号的行进方向。

在该结构中，通过第一布线导体、第二布线导体、以及第三布线导体来规定信号的行进方向。而且，在该结构中，通过信号的行进方向变为相反的部分的长度不同，从而即使按每个外部连接端子而对通信信号的***损耗存在差异，该差异也会被FET对通信信号的电阻之差所抵消。

(4)此外，本发明的高频开关优选为如下的结构。具有从第一外部连接端子向公共端子的信号的行进方向和从公共端子向公共端子用外部连接端子的信号的行进方向成为相反方向之处。不具有从第二外部连接端子向公共端子的信号的行进方向和从公共端子向公共端子用外部连接端子的信号的行进方向成为相反方向之处。

在该结构中，通过具备具有信号的行进方向成为相反方向之处的传输路径和具有信号的行进方向不变为相反之处的传输路径，从而可实现信号的行进方向变为相反的部分的长度不同的状态。

(5)此外，本发明的高频开关优选为如下的结构。由第一布线导体的延长线和第三布线导体的延长线构成的角是锐角。由第二布线导体的延长线和第三布线导体的延长线构成的角是钝角。

在该结构中，通过布线导体的物理配置，可实现具备具有信号的行进方向成为相反方向之处的传输路径和具有信号的行进方向不变为相反之处的传输路径的结构。

(6)此外，在本发明的高频开关中，也可以是如下的结构。第一端子和第二端子沿着半导体元件的第一方向排列。公共端子在第一方向上配置在第一端子与第二端子之间。

在该结构中，对于第一端子，产生上述的信号的行进方向变为相反的部分，对于第二端子，不产生上述的信号的行进方向变为相反的部分。即，产生信号的行进方向变为相反的部分的长度不同的结构。在这种情况下，通过上述的结构，可通过FET对通信信号的电阻之差来抵消。此外，在该结构中，能够加长将公共端子连接到公共端子用外部连接端子的布线，阻抗匹配变得容易。

(7)此外，在本发明的高频开关中，优选为如下的结构。半导体元件还具备分别连接在多个输入输出端子各自与公共端子之间的多个FET。多个输入输出端子以及多个FET沿着第一方向和与第一方向正交的第二方向排列配置。

在该结构中，多个输入输出端子以及多个FET的配置的平衡良好。由此，容易实现从多个输入输出端子以及多个FET到公共端子的路径长度的差异小的结构。

(8)此外，优选地，在本发明的高频开关中，公共端子用外部连接端子以与第二方向平行且横穿公共端子的直线为界，处于与第一端子外部连接端子相同侧，并处于与第二外部连接端子相反侧。

在该结构中，通过布线导体的物理配置，可明确地实现具备具有信号的行进方向成为相反方向之处的传输路径和具有信号的行进方向不变为相反之处的传输路径的结构。

(9)此外，优选地，在本发明的高频开关中，公共端子配置在俯视半导体元件的大致中央。

在该结构中，容易实现从多个输入输出端子以及多个FET到公共端子的路径长度的差异小的结构。此外，能够加长将公共端子连接到公共端子用外部连接端子的布线，阻抗匹配变得更容易。

发明效果

根据本发明，能够降低在对公共端子和多个输入输出端子分别进行连接的各传输路径之间的***损耗的偏差。

附图说明

图1的(A)是示出本发明的第一实施方式涉及的高频开关10的各端子的配置以及功率的行进方向的俯视图，图1的(B)是将对应于图1的(A)的区域AR1的部分进行了放大的部分放大图。

图2是将本发明的第一实施方式涉及的高频开关10的半导体元件20的一部分进行了放大的俯视图。

图3是本发明的第一实施方式涉及的高频开关10的电路图。

图4是示出派生结构的高频开关10A的各端子的配置以及功率的行进方向的俯视图。

图5是本发明的第二实施方式涉及的高频开关10B的电路图。

图6是将本发明的第二实施方式涉及的高频开关10B的半导体元件20B的一部分进行了放大的俯视图。

具体实施方式

参照图对本发明的第一实施方式涉及的高频开关进行说明。图1的(A)是示出本发明的第一实施方式涉及的高频开关10的各端子的配置以及功率的行进方向的俯视图。图1的(B)是将对应于图1的(A)的区域AR1的部分进行了放大的部分放大图。另外，图1的(B)仅记载为了使图1的(B)所示的特征容易理解而必要的构成要素，省略了其它构成要素的图示。图2是将本发明的第一实施方式涉及的高频开关10的半导体元件20的一部分进行了放大的俯视图。图3是本发明的第一实施方式涉及的高频开关10的电路图。

(高频开关的电路结构)

高频开关10具备图3所示的电路结构。如图3所示，高频开关10具备半导体元件20、以及多个外部连接端子P10、P111、P112、P121、P122、P131、P132、P141、P142、P151、P152、P161、P162。

外部连接端子P10与安装高频开关10的高频前端模块中的天线连接。外部连接端子P111、P121、P131、P141、P151、P161各自与安装高频开关10的高频前端模块中的每个通信信号的收发电路(也包含发送电路或接收电路)分别连接。外部连接端子P112、P122、P132、P142、P152、P162与安装高频开关10的高频前端模块中的接地端子连接。

外部连接端子P10对应于本发明的“公共端子用外部连接端子”。外部连接端子P151以及外部连接端子P161对应于本发明的“第一外部连接端子”。外部连接端子P111、外部连接端子P121、外部连接端子P131、以及外部连接端子P141对应于本发明的“第二外部连接端子”。

另外，虽然省略了图示，但是高频开关10还具备半导体元件20的电源供给用以及控制信号输入用的外部连接端子。

半导体元件20具备多个FET211、212、221、222、231、232、241、242、251、252、261、262。FET251、FET261对应于本发明的“第一FET”，FET211、221、231、241对应于本发明的“第FET”。此外，半导体元件20具备公共端子P20、多个输入输出端子P211、P221、P231、P241、P251、P261、以及多个接地用端子P212、P222、P232、P242、P252、P262。

输入输出端子P251、P261对应于本发明的“第一端子”，输入输出端子P211、P221、P231、P241对应于本发明的“第二端子”。

FET211连接在公共端子P20与输入输出端子P211之间。FET212连接在FET211和输入输出端子P211的连接点与接地用端子P212之间。通过使FET211的漏极-源极间导通并使FET212的漏极-源极间断开，从而公共端子P20和输入输出端子P211导通。另一方面，通过使FET211的漏极-源极间断开并使FET212的漏极-源极间导通，从而公共端子P20与输入输出端子P211之间断开。

FET221连接在公共端子P20和输入输出端子P221之间。FET222连接在FET221和输入输出端子P221的连接点与接地用端子P222之间。通过使FET221的漏极-源极间导通并使FET222的漏极-源极间断开，从而公共端子P20和输入输出端子P221导通。另一方面，通过使FET221的漏极-源极间断开并使FET222的漏极-源极间导通，从而公共端子P20与输入输出端子P221之间断开。

FET231连接在公共端子P20与输入输出端子P231之间。FET232连接在FET231和输入输出端子P231的连接点与接地用端子P232之间。通过使FET231的漏极-源极间导通并使FET232的漏极-源极间断开，从而公共端子P20和输入输出端子P231导通。另一方面，通过使FET231的漏极-源极间断开并使FET232的漏极-源极间导通，从而公共端子P20与输入输出端子P231之间断开。

FET241连接在公共端子P20与输入输出端子P241之间。FET242连接在FET241和输入输出端子P241的连接点与接地用端子P242之间。通过使FET241的漏极-源极间导通并使FET242的漏极-源极间断开，从而公共端子P20和输入输出端子P241导通。另一方面，通过使FET241的漏极-源极间断开并使FET242的漏极-源极间导通，从而公共端子P20与输入输出端子P241之间断开。

FET251连接在公共端子P20与输入输出端子P251之间。FET252连接在FET251和输入输出端子P251的连接点与接地用端子P252之间。通过使FET251的漏极-源极间导通并使FET252的漏极-源极间断开，从而公共端子P20和输入输出端子P251导通。另一方面，通过使FET251的漏极-源极间断开并使FET252的漏极-源极间导通，从而公共端子P20与输入输出端子P251之间断开。

FET261连接在公共端子P20与输入输出端子P261之间。FET262连接在FET261和输入输出端子P261的连接点与接地用端子P262之间。通过使FET261的漏极-源极间导通并使FET262的漏极-源极间断开，从而公共端子P20和输入输出端子P261导通。另一方面，通过使FET261的漏极-源极间断开并使FET262的漏极-源极间导通，从而公共端子P20与输入输出端子P261之间断开。

外部连接端子P10和公共端子P20经由布线导体30连接。

外部连接端子P111和输入输出端子P211经由布线导体31连接。外部连接端子P121和输入输出端子P221经由布线导体32连接。外部连接端子P131和输入输出端子P231经由布线导体33连接。外部连接端子P141和输入输出端子P241经由布线导体34连接。外部连接端子P151和输入输出端子P251经由布线导体35连接。外部连接端子P161和输入输出端子P261经由布线导体36连接。布线导体35、36对应于本发明的“第一布线导体”，布线导体31、32、33、34对应于本发明的“第二布线导体”，布线导体30对应于本发明的“第三布线导体”。

外部连接端子P112和接地用端子P212、外部连接端子P122和接地用端子P222、外部连接端子P132和接地用端子P232、外部连接端子P142和接地用端子P242、外部连接端子P152和接地用端子P252、以及外部连接端子P162和接地用端子P262分别经由布线导体连接。

此外，外部连接端子P10以与后述的第二方向平行且横穿公共端子P20的直线为界，配置在与外部连接端子P151、P161相同侧，并配置在与外部连接端子P111、P121、P131、P141相反侧。

(高频开关的构造)

由这样的电路结构构成的高频开关10具备长方体形状的成型构件。成型构件通过树脂模制而形成，半导体元件20内置于该成型构件。即，半导体元件20被成型构件密封。在成型构件的背面形成有多个外部导体。多个外部导体通过给定的布线图案而与上述的外部连接端子P10、P111、P112、P121、P122、P131、P132、P141、P142、P151、P152、P161、P162连接。

在这样的结构中，半导体元件20以及成型构件内的外部连接端子P10、P111、P112、P121、P122、P131、P132、P141、P142、P151、P152、P161、P162由图1的(A)、图1的(B)以及图2所示的结构构成。

半导体元件20由在俯视下具有矩形的长方体构成，该矩形具有相互正交的第一方向和第二方向。

如图2所示，在半导体元件20中，通过对半导体基板进行给定的掺杂处理等，从而形成有FET211、212、221、222、231、232、241、242、251、252、261、262。FET211、212、221、222、231、232、241、242、251、252、261、262形成为连结漏极和源极的方向与半导体元件20的第二方向平行。此外，在半导体元件20形成有电源系统、控制系统的电路。形成有FET211、212、221、222、231、232、241、242、251、252、261、262的区域和形成有电源系统、控制系统的电路的区域沿着第一方向排列。

FET211、212、231、232、251、252沿着半导体元件20的第一方向空开间隔地排列配置。FET221、222、241、242、261、262沿着半导体元件20的第一方向空开间隔地排列配置。

而且，FET211、212、231、232、251、252和FET221、222、241、242、261、262以通过半导体元件20的第二方向的中心并与第一方向平行的直线为基准线配置为线对称。FET211、212、231、232、251、252相对于该基准线配置在第二方向的一端侧。FET221、222、241、242、261、262相对于该基准线配置在第二方向的另一端侧。

此外，在半导体元件20的表面形成有公共端子P20、P20S、多个输入输出端子P211、P221、P231、P241、P251、P261、以及多个接地用端子P212、P222、P232、P242、P252、P262。这些端子在俯视下为矩形。

输入输出端子P211、接地用端子P212、输入输出端子P231、接地用端子P232、输入输出端子P251、以及接地用端子P252依次沿着半导体元件20的第一方向空开间隔地排列配置。

输入输出端子P221、接地用端子P222、输入输出端子P241、接地用端子P242、输入输出端子P261、以及接地用端子P262依次沿着半导体元件20的第一方向空开间隔地排列配置。

而且，输入输出端子P211、接地用端子P212、输入输出端子P231、接地用端子P232、输入输出端子P251以及接地用端子P252与输入输出端子P221、接地用端子P222、输入输出端子P241、接地用端子P242、输入输出端子P261以及接地用端子P262相对于上述的基准线配置为线对称。

此外，输入输出端子P211相对于FET211配置在半导体元件20的第二方向的一端侧，它们在第一方向上的位置大致相同。而且，输入输出端子P211通过形成于半导体元件20的布线图案而与FET211连接。

接地用端子P212相对于FET212配置在半导体元件20的第二方向的一端侧，它们在第一方向上的位置大致相同。而且，接地用端子P212与FET212连接。此外，FET212通过形成于半导体元件20的布线图案而与FET211和输入输出端子P211的布线图案连接。

输入输出端子P231相对于FET231配置在半导体元件20的第二方向的一端侧，它们在第一方向上的位置大致相同。而且，输入输出端子P231通过形成于半导体元件20的布线图案而与FET231连接。

接地用端子P232相对于FET232配置在半导体元件20的第二方向的一端侧，它们在第一方向上的位置大致相同。而且，接地用端子P232与FET232连接。此外，FET232通过形成于半导体元件20的布线图案而与FET231和输入输出端子P231的布线图案连接。

输入输出端子P251相对于FET251配置在半导体元件20的第二方向的一端侧，它们在第一方向上的位置大致相同。而且，输入输出端子P251通过形成于半导体元件20的布线图案而与FET251连接。

接地用端子P252相对于FET252配置在半导体元件20的第二方向的一端侧，它们在第一方向上的位置大致相同。而且，接地用端子P252与FET252连接。此外，FET252通过形成于半导体元件20的布线图案而与FET251和输入输出端子P251的布线图案连接。

输入输出端子P221相对于FET221配置在半导体元件20的第二方向的另一端侧，它们在第一方向上的位置大致相同。而且，输入输出端子P221通过形成于半导体元件20的布线图案而与FET221连接。

接地用端子P222相对于FET222配置在半导体元件20的第二方向的另一端侧，它们在第一方向上的位置大致相同。而且，接地用端子P222与FET222连接。此外，FET222通过形成于半导体元件20的布线图案而与FET221和输入输出端子P221的布线图案连接。

输入输出端子P241相对于FET241配置在半导体元件20的第二方向的另一端侧，它们在第一方向上的位置大致相同。而且，输入输出端子P241通过形成于半导体元件20的布线图案而与FET241连接。

接地用端子P242相对于FET242配置在半导体元件20的第二方向的另一端侧，它们在第一方向上的位置大致相同。而且，接地用端子P242与FET242连接。此外，FET242通过形成于半导体元件20的布线图案而与FET241和输入输出端子P241的布线图案连接。

输入输出端子P261相对于FET261配置在半导体元件20的第二方向的另一端侧，它们在第一方向上的位置大致相同。而且，输入输出端子P261通过形成于半导体元件20的布线图案而与FET261连接。

接地用端子P262相对于FET262配置在半导体元件20的第二方向的另一端侧，它们在第一方向上的位置大致相同。而且，接地用端子P262与FET262连接。此外，FET262通过形成于半导体元件20的布线图案而与FET261和输入输出端子P261的布线图案连接。

公共端子P20形成在半导体元件20的第二方向的中央位置，且形成在半导体元件20中的形成多个FET以及输入输出端子的区域中的第一方向的大致中央的位置。公共端子P20S形成在半导体元件20的第二方向的中央位置，且形成在第一方向的一端(与电源系统、控制系统的电路相反侧的一端)。

公共端子P20、P20S通过相对于第一方向平行地延伸的布线图案连接。此外，公共端子P20、P20S通过该布线图案而与FET211、221、231、241、251、261连接。另外，公共端子P20在第一方向上配置在输入输出端子P251与输入输出端子P211之间。

在该结构中，以与该公共端子P20连接的布线图案为基准，FET211、231、251配置在第二方向的一端侧，FET221、241、261配置在第二方向的另一端侧。而且，FET211、231、251和FET221、241、261以该布线图案为基准配置为线对称。

此外，在该结构中，FET211、221、231、241以公共端子P20为基准配置在电源系统、控制系统的电路侧，FET251、261以公共端子P20为基准配置在与电源系统、控制系统的电路相反侧。

相对于这样的半导体元件20，布线导体30、31、32、33、34、35、36如图1的(A)所示那样形成。布线导体30、31、32、33、34、35、36由导电性的引线(Wire)构成。

布线导体30对公共端子P20和外部连接端子P10进行连接。外部连接端子P10配置在比半导体元件20的第一方向的一端更靠外侧的位置。

布线导体31在俯视下用大致直线对输入输出端子P211和外部连接端子P111进行连接。外部连接端子P111配置在比半导体元件20的第二方向上的一端更靠外侧且在第一方向上比输入输出端子P211更靠另一端侧(电源系统、控制系统的电路侧)的位置。

布线导体32在俯视下用大致直线对输入输出端子P221和外部连接端子P121进行连接。外部连接端子P121配置在比半导体元件20的第二方向上的另一端更靠外侧且在第一方向上比输入输出端子P221更靠另一端侧(电源系统、控制系统的电路侧)的位置。

布线导体33在俯视下用大致直线对输入输出端子P231和外部连接端子P131进行连接。外部连接端子P131配置在比半导体元件20的第二方向上的一端更靠外侧且在第一方向上比输入输出端子P231更靠另一端侧(电源系统、控制系统的电路侧)并且大致相同的位置。

布线导体34在俯视下用大致直线对输入输出端子P241和外部连接端子P141进行连接。外部连接端子P141配置在比半导体元件20的第二方向上的另一端更靠外侧且在第一方向上比输入输出端子P241更靠另一端侧(电源系统、控制系统的电路侧)的位置。

布线导体35在俯视下用大致直线对输入输出端子P251和外部连接端子P151进行连接。外部连接端子P151配置在比半导体元件20的第二方向上的一端更靠外侧且在第一方向上比输入输出端子P251更靠一端侧(与电源系统、控制系统的电路侧相反侧)的位置。

布线导体36在俯视下用大致直线对输入输出端子P261和外部连接端子P161进行连接。外部连接端子P161配置在比半导体元件20的第二方向上的另一端更靠外侧且在第一方向上比输入输出端子P261更靠一端侧(与电源系统、控制系统的电路侧相反侧)的位置。

在这样的结构中，如图1的(A)所示，若从外部连接端子P111输入高频信号，则高频信号经由布线导体31、输入输出端子P211、FET211传输到公共端子P20，并从公共端子P20经由布线导体30传输到外部连接端子P10。此时，在从外部连接端子P111到公共端子P20的信号路径和从公共端子P20到外部连接端子P10的信号路径中，信号的传输方向不会成为相反方向。换言之，在从外部连接端子P111到公共端子P20的高频的功率的行进方向DP1和从公共端子P20到外部连接端子P10的高频的功率的行进方向DPA上，不存在成为相反方向之处。另外，从外部连接端子P111到公共端子P20的高频信号的功率的行进方向DP1与将外部连接端子P111和输入输出端子P211连接的布线导体31中的信号的行进方向大致相同，即，与在俯视下布线导体31延伸的方向大致相同。从公共端子P20到外部连接端子P10的高频的功率的行进方向DPA与将公共端子P20和外部连接端子P10连接的布线导体30中的信号的行进方向大致相同，即，与在俯视下布线导体30延伸的方向大致相同。从外部连接端子P121、P131、P141输入高频信号的情况也是同样的。

另一方面，如图1的(A)所示，若从外部连接端子P151输入高频信号，则高频信号经由布线导体35、输入输出端子P251、FET251传输到公共端子P20，并从公共端子P20经由布线导体30传输到外部连接端子P10。此时，在从外部连接端子P151到公共端子P20的信号路径和从公共端子P20到外部连接端子P10的信号路径中，存在信号的传输方向成为相反方向之处。换言之，在从外部连接端子P151到公共端子P20的高频的功率的行进方向DP5和从公共端子P20到外部连接端子P10的高频的功率的行进方向DPA上，存在成为相反方向之处。

另外，从外部连接端子P151到公共端子P20的高频的功率的行进方向DP5与将外部连接端子P151和输入输出端子P251连接的布线导体35中的信号的行进方向大致相同，即，与在俯视下布线导体35延伸的方向大致相同。

在此，所谓某个信号的行进方向和其它信号的行进方向变为相反的情况，例如是由某个信号的行进方向(即，某个信号传输的布线导体中的信号的行进方向)和其它信号的行进方向(即，其它信号传输的布线导体中的信号的行进方向)构成的角度成为锐角的情况。换言之，是由某个信号传输的布线导体的延长线和其它信号传输的布线导体的延长线构成的角度成为锐角的情况。

因此，如图1的(B)所示，因为由布线导体35的延长线和布线导体30的延长线构成的角度成为锐角(角度A)，所以在布线导体35传输的信号的行进方向DP5和在布线导体30传输的信号的行进方向DPA为相反方向。

此外，所谓某个信号的行进方向和其它信号的行进方向不变为相反的情况，例如是由某个信号的行进方向(即，某个信号传输的布线导体中的信号的行进方向)和其它信号的行进方向(即，其它信号传输的布线导体中的信号的行进方向)构成的角度成为钝角的情况。换言之，是由某个信号传输的布线导体的延长线和其它信号传输的布线导体的延长线构成的角度成为钝角的情况。

因此，如图1的(B)所示，因为由布线导体31的延长线和布线导体30的延长线构成的角度成为钝角(角度B)，所以在布线导体31传输的信号的行进方向DP1和在布线导体30传输的信号的行进方向DPA不是相反方向。

可是，在一般的高频电路模块中，在多个信号路径平行地配置并靠近的情况下，在这些多个信号路径间有可能产生电磁场耦合，若在多个信号路径产生电磁场耦合，则根据其平行的距离、功率的行进方向，包含该多个信号路径的传输路径的电感会变化。例如，在多个信号路径间功率的行进方向变为相反之处，产生进行电磁场耦合以使得将从彼此的信号路径产生的磁通量相消这样的负性的电磁场耦合。另一方面，在多个信号路径间功率的行进方向不变为相反之处，不会产生这样的负性的电磁场耦合。与这样的多个信号路径不产生负性的电磁场耦合之处相比较，多个信号路径产生负性的电磁场耦合之处的电感下降。

而且，在现有技术示出的具备分别为相同的构造的多个FET的高频开关中，若对多个FET连接有这样的电感不同的传输线路，则在通过FET选择的每个传输线路，***损耗会不同。例如，若对多个信号路径不产生负性的电磁场耦合的传输路径进行阻抗匹配，则对于产生负性的电磁场耦合的传输路径，阻抗匹配会变得不充分，***损耗会变大。

然而，在本申请的高频开关10中，如图2所示，半导体元件20使FET251的栅极宽度Wg251比FET211的栅极宽度Wg211宽。

此时，在FET251的漏极-源极间传输的信号的功率变得比在FET211的漏极-源极间传输的信号的功率大。由此，能够通过由FET251的栅极宽度的拓宽引起的电阻的下降，即，在漏极-源极间传输的信号的功率的增加来抵消经由FET251的第一传输路径的损耗。因此，能够降低经由FET251的第一传输路径和经由FET211的第二传输路径的***损耗的偏差。此外，因为对***损耗大的第一传输路径进行补偿来接近第二传输路径的***损耗，所以能够减小作为高频开关10的***损耗。即，高频开关10的性能提高。

另外，使FET261的栅极宽度Wg261也比FET221的栅极宽度Wg221宽。此时，FET261的栅极宽度Wg261优选与FET251的栅极宽度Wg251相同。由此，可保持FET251和FET261的对称性。进而，FET231的栅极宽度与FET211的栅极宽度Wg211大致相同，FET241的栅极宽度与FET221的栅极宽度Wg221大致相同。

像这样，高频开关10通过在功率的行进方向在中途变为相反的传输路径和功率的行进方向不变为相反的传输路径中使与各自连接的FET的栅极宽度不同，从而能够降低传输路径间的***损耗的偏差。

例如，在未使用高频开关10的结构的、FET的栅极宽度相同的情况下，在传输路径间的***损耗的偏差成为大约0.1dB，但是通过使用高频开关10的结构，从而下降至大约0.02dB。即，在高频开关10中，相对于FET211、FET221、FET231、FET241的栅极宽度，使FET251、FET261的栅极宽度变宽，以使得***损耗的偏差成为大约0.02dB。

此外，在高频开关10中，多个FET以及输入输出端子相对于通过公共端子P20并与第一方向平行的基准线呈线对称配置。由此，能够降低在传输线路间的***损耗的偏差。

此外，在高频开关10中，在半导体元件20的中央区域配置了公共端子P20。由此，与在半导体元件20中的外部连接端子P10侧的端部配置公共端子P20的情况相比，能够将从公共端子P20到外部连接端子P10的布线导体30确保得长，能够获得匹配用的电感。因此，对于任一传输路径均能够低损耗地传输高频信号，能够实现***损耗少的高频开关10。

另外，虽然在本实施方式中示出了通过栅极宽度来调整FET的电阻的方式，但是也能够通过栅极长度、掺杂量来调整FET的电阻。

此外，虽然在上述的说明中以SP6T的高频开关10为例子进行了示出，但是能够对SPnT(n为2以上的整数)应用上述的结构，得到同样的作用效果。图4是示出派生结构的高频开关10A的各端子的配置以及功率的行进方向的俯视图。图4示出了SP8T的高频开关10A。

如图4所示，高频开关10A相对于高频开关10的不同点在于，增加了输入输出端子P271、P272、P281、P282、外部连接端子P171、P172、P181、P182、FET271、272、281、282。高频开关10A的其它结构与高频开关10的基本结构大致相同，省略同样的部位的说明。

在高频开关10A中，FET271、272、281、282配置在比公共端子P20更靠半导体元件20的第一方向的一端侧。同样地，输入输出端子P271、P272、P281、P282也配置在比公共端子P20更靠半导体元件20的第一方向的一端侧。输入输出端子P271在俯视下经由大致直线状的布线导体37而与外部连接端子P171连接。输入输出端子P281在俯视下经由大致直线状的布线导体38而与外部连接端子P181连接。

在这样的结构中，相对于FET211、221、231、241的栅极宽度来调整FET271、281的栅极宽度。例如，与FET251、261的栅极宽度同样地，使FET271、281的栅极宽度相对于FET211、221、231、241的栅极宽度变宽。此时，FET271、281的栅极宽度和FET251、261的栅极宽度无需相同。由此，高频开关10A能够得到与高频开关10同样的作用效果。另外，FET271、281的栅极宽度有时也可以根据起因于半导体元件20的其它要素而不与FET251、261同样地变宽。在该情况下，只要根据高频开关10A的规格适当地设定FET271、281的栅极宽度即可。

另外，在上述的结构中，示出了使多个FET、多个输入输出端子、多个外部连接端子相对于公共端子P20具有对称性地配置的方式。然而，即使在不具有对称性的情况下，只要是像上述的那样具有功率的行进方向变为相反的区间的长度不同(另一方面，长度也可以为0)的多个传输路径的高频开关，就也能够应用上述的结构，能够达到上述的作用效果。

图5是本发明的第二实施方式涉及的高频开关10B的电路图。图6是将本发明的第二实施方式涉及的高频开关10B的半导体元件20B的一部分进行了放大的俯视图。

如图5、图6所示，第二实施方式涉及的高频开关10B相对于第一实施方式涉及的高频开关10的不同点在于，追加了FET213、223、233、243、253、263。高频开关10B的其它结构与高频开关10相同，省略相同部位的说明。

如图5、图6所示，半导体元件20B具备多个FET211、212、213、221、222、223、231、232、233、241、242、243、251、252、253、261、262、263。

FET213串联地连接在FET211与输入输出端子P211之间。而且，FET212串联地连接在FET211和FET213的连接点与接地用端子P212之间。

FET223串联地连接在FET221与输入输出端子P221之间。而且，FET222串联地连接在FET221和FET223的连接点与接地用端子P222之间。

FET233串联地连接在FET231与输入输出端子P231之间。而且，FET232串联地连接在FET231和FET233的连接点与接地用端子P232之间。

FET243串联地连接在FET241与输入输出端子P241之间。而且，FET242串联地连接在FET241和FET243的连接点与接地用端子P242之间。

FET253串联地连接在FET251与输入输出端子P251之间。而且，FET252串联地连接在FET251和FET253的连接点与接地用端子P252之间。

FET263串联地连接在FET261与输入输出端子P261之间。而且，FET262串联地连接在FET261和FET263的连接点与接地用端子P262之间。

像这样，半导体元件20B具备在公共端子P20与输入输出端子P211、P221、P231、P241、P251、P261各自之间连接了T型拓扑结构的开关电路的结构。

由这样的结构构成的高频开关10B也与第一实施方式涉及的高频开关10同样地，能够降低在传输路径之间的***损耗的偏差。

另外，在上述的说明中，示出了具有多组功率的行进方向在中途变为相反的传输路径和功率的行进方向不变为相反的传输路径这样的组的方式。然而，只要分别具备一个功率的行进方向在中途变为相反的传输路径和功率的行进方向不变为相反的传输路径，就能够通过对这些传输路径应用本发明的结构，从而达到与上述的作用效果同样的作用效果。

此外，在上述的说明中示出了具备功率的行进方向变为相反的传输路径和不变为相反的传输路径的方式。然而，即使在具有多个功率的行进方向变为相反的传输路径且这些传输路径中的变为相反的区间的长度不同的情况下，也能够通过进行上述的栅极宽度的调整等，从而达到与上述的作用效果同样的作用效果。另外，所谓功率的行进方向在中途变为相反的传输路径各自中的变为相反的区间的长度，是指各传输路径中的各外部连接端子与公共端子之间的距离和公共端子与公共端子用外部连接端子之间的距离中的短的距离。例如，在第一实施方式涉及的高频开关10中的作为功率的行进方向在中途变为相反的传输路径的、经由外部连接端子P151、公共端子P20、以及公共端子用外部连接端子P10的传输路径中，所谓功率的行进方向变为相反的区间的长度，是指外部连接端子P151与公共端子P10之间的距离和公共端子P20与公共端子用外部连接端子P10之间的距离中的短的距离。

附图标记说明

10、10A、10B：高频开关；

20、20B：半导体元件；

30、31、32、33、34、35、36、37、38：布线导体；

211、212、213、221、222、223、231、232、233、241、242、243、251、252、253、261、262、263、271、281：FET：

AR1：区域；

P10、P111、P112、P121、P122、P131、P132、P141、P142、P151、P152、P161、P162、P171、P172、P181、P182：外部连接端子；

P20、P20S：公共端子；

P211、P221、P231、P241、P251、P261、P271、P281：输入输出端子；

P212、P222、P232、P242、P252、P262、P272、P282：接地用端子；

Wg211、Wg251：栅极宽度。