阅读说明：本技术 非易失性存储器及其形成方法 (Non-volatile memory and forming method thereof ) 是由 季明华 洪中山 应战 于 2018-06-27 设计创作，主要内容包括：一种非易失性存储器及其形成方法,其中方法包括：提供基底,所述基底上具有第一导电层；在基底和第一导电层上形成层间介质层,所述层间介质层中具有多个通孔,所述通孔暴露出第一导电层的表面；形成催化剂层,所述催化剂层位于所述通孔的侧壁和底部中至少二者之一的表面；形成催化剂层后,采用催化化学气相沉积法在通孔中形成碳纳米管层；在碳纳米管层和部分层间介质层上形成第二导电层。所述非易失性存储器的性能得到提高。(A nonvolatile memory and a forming method thereof are provided, wherein the method comprises the following steps: providing a substrate, wherein the substrate is provided with a first conducting layer; forming an interlayer dielectric layer on the substrate and the first conductive layer, wherein the interlayer dielectric layer is provided with a plurality of through holes, and the through holes are exposed out of the surface of the first conductive layer; forming a catalyst layer on a surface of at least one of a sidewall and a bottom of the via hole; after the catalyst layer is formed, forming a carbon nano tube layer in the through hole by adopting a catalytic chemical vapor deposition method; and forming a second conductive layer on the carbon nanotube layer and part of the interlayer dielectric layer. The performance of the non-volatile memory is improved.)

非易失性存储器及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种非易失性存储器及其形成方法。

背景技术

存储器(memory)是多数电子产品的重要组成部件，传统存储器包括只读存储器ROM、可编程只读存储器PROM、电可编程只读存储器EPROM、电可擦写可编程只读存储器EEPROM(也称为闪存Flash Memory)、动态随机存取存储器DRAM、以及静态随机存取存储器SRAM等等。这些存储器要么具有非易失性(无需持续供电就可维持数据，亦即断电后数据也不会丢失)，缺点是无法多次擦写(如ROM和PROM)；要么是易失性的(如DRAM和SRAM)，缺点是能耗较高；要么既具有非易失性也可多次擦写，缺点是存取速度较慢。为了克服传统存储器的这些缺点，许多新型存储器应运而生，如磁性随机存取存储器MRAM，铁电随机存取存储器FRAM，相变存储器PCM等，但是这些新型存储器仍然存在存取速度低或存储密度低的缺点。

众所周知，微电子技术所追求的目标是使产品“更小、更快、更冷”，即尺寸更小、速度更快、能耗更低。自上个世纪60年代开始，电子芯片的集成度一直遵循莫尔斯指数规律持续呈几何增长趋势。按此规律，到2020年左右现行的“自顶向下”(Top Down)制造技术—光刻(LIGA)将因达到极限线宽(数十纳米)而无法使芯片集成度进一步提高，致使微电子器件的发展遭遇瓶颈。存储器作为电子器件中的主要部件，自然也必须实现提高存储密度和存取速度并降低能耗，以满足纳米电子时代的技术要求。

然而，现有的存储器的性能还有待提高。

发明内容

本发明解决的问题是提供一种非易失性存储器及其形成方法，以提高非易失性存储器的性能。

为解决上述问题，本发明提供一种非易失性存储器的形成方法，包括：提供基底，所述基底上具有第一导电层；在基底和第一导电层上形成层间介质层，所述层间介质层中具有多个通孔，所述通孔暴露出第一导电层的表面；形成催化剂层，所述催化剂层位于所述通孔的侧壁和底部中至少二者之一的表面；形成催化剂层后，采用催化化学气相沉积法在通孔中形成碳纳米管层；在碳纳米管层和部分层间介质层上形成第二导电层。

可选的，采用催化化学气相沉积法在通孔中形成碳纳米管层的方法包括：向所述通孔中通入碳源气体；在所述催化剂层的催化作用下，碳源气体离解成自由碳原子沉积在所述通孔中，从而形成所述碳纳米管层。

可选的，所述碳源气体包括CO₂和CF₄中的任意一者或两者的组合；所述催化化学气相沉积法采用的温度为300摄氏度～600摄氏度。

可选的，所述催化剂层位于所述通孔的侧壁表面，且所述催化剂层不位于所述通孔的底部表面。

可选的，形成所述催化剂层的方法包括：采用离子注入工艺将催化离子注入至所述通孔的侧壁表面和底部表面，在所述通孔的侧壁表面和底部表面形成初始催化剂层；去除位于通孔的底部表面的初始催化剂层，形成所述催化剂层。

可选的，采用离子注入工艺将催化离子注入至所述通孔的侧壁表面，且所述催化离子不被注入至所述通孔的底部表面，所述离子注入工艺的注入方向与基底表面呈倾斜角度，形成所述催化剂层。

可选的，所述催化剂层位于所述通孔的底部表面，且所述催化剂层不位于所述通孔的侧壁表面。

可选的，形成所述催化剂层的方法包括：采用离子注入工艺将催化离子注入至所述通孔的底部表面，且所述催化离子不被注入至所述通孔的侧壁表面，所述离子注入工艺的注入方向与基底表面垂直，形成所述催化剂层。

可选的，所述催化剂层位于所述通孔的侧壁表面和底部表面。

可选的，形成所述催化剂层的方法包括：采用离子注入工艺将催化离子注入至所述通孔的侧壁表面和底部表面，形成所述催化剂层。

可选的，还包括：在形成所述碳纳米管层之前，对所述催化剂层进行退火处理。

可选的，所述退火处理的温度为200摄氏度～500摄氏度。

可选的，所述催化剂层的材料为钴纳米粒子、铁纳米粒子或镍纳米粒子。

可选的，所述通孔的开口尺寸为5纳米～30纳米，所述通孔的高度为45纳米～52纳米。

本发明还提供一种非易失性存储器，包括：基底；位于所述基底上的第一导电层；位于基底和第一导电层上的层间介质层，所述层间介质层中具有多个通孔，所述通孔位于第一导电层上；位于所述通孔中的碳纳米管层；催化剂层，所述催化剂层位于所述通孔的侧壁和底部中至少二者之一的表面，所述催化剂层位于所述碳纳米管层的周围；位于碳纳米管层和部分层间介质层上的第二导电层。

可选的，所述催化剂层位于通孔的侧壁表面且位于所述碳纳米管层和层间介质层之间，所述催化剂层不位于所述碳纳米管层和第一导电层之间。

可选的，所述催化剂层位于所述通孔的底部表面且位于所述碳纳米管层和第一导电层之间，所述催化剂层不位于所述碳纳米管层和层间介质层之间。

可选的，所述催化剂层位于所述碳纳米管层和层间介质层之间、以及碳纳米管层和第一导电层之间。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的非易失性存储器的形成方法中，在所述通孔的侧壁和底部中至少二者之一的表面形成催化剂层，然后采用催化化学气相沉积法在通孔中形成碳纳米管层，而不同通孔中碳纳米管层均基于催化剂层的催化作用下形成，这样使得碳纳米管层中的碳纳米管在不同通孔中的排布较为一致，不同通孔中碳纳米管层的电学性能较为一致。相应的，不同通孔中碳纳米管层的开态电压较为一致，不同通孔中碳纳米管层的关态电压较为一致，从而提高了非易失性存储器的性能。

进一步，通孔的开口尺寸为5纳米～30纳米，通孔的开口尺寸较小，且采用催化化学气相沉积法在每个通孔中形成的碳纳米管的排布较为规律，因此使得非易失性存储器的操作电压降低，具体的，至少开态电压和关态电压的一种会降低。

附图说明

图1是一种非易失性存储器的结构示意图；

图2至图10是本发明一实施例中非易失性存储器形成过程的示意图；

图11至图16是本发明另一实施例中非易失性存储器形成过程的示意图；

图17至图22是本发明又一实施例中非易失性存储器形成过程的示意图。

具体实施方式

正如背景技术所述，现有技术形成的非易失性存储器的性能较差。

一种非易失性存储器，请参考图1，包括：基底100；位于所述基底100上的第一导电层110；位于基底100和第一导电层110上的层间介质层120，所述层间介质层120中具有多个通孔；位于所述通孔中的碳纳米管层130；位于碳纳米管层130和部分层间介质层120上的第二导电层140。

上述结构在工作的过程中，通过改变在第一导电层110和第二导电层140之间施加的电压，从而改变碳纳米管之间的距离，进而改变碳纳米管层130的电阻，碳纳米管层130可呈现高阻状态或低阻状态。

上述碳纳米管层130的形成过程包括：形成碳纳米管；将碳纳米管和旋涂液混合在一起，将碳纳米管和旋涂液的混合液旋涂在所述通孔中；之后，经过固化工艺，在通孔中形成碳纳米管层130。

然而，碳纳米管混合在旋涂液中，不同碳纳米管随机排布，因此在将碳纳米管和旋涂液的混合液旋涂在多个通孔中后，碳纳米管在不同通孔中的排布情况差异较大，导致碳纳米管层130在不同通孔中的电学性能差异较大。那么不同通孔中碳纳米管130需要的开态电压差异较大，表现为：当在第一导电层110和第二导电层140之间施加一定的开态电压下，部分通孔中碳纳米管130呈现低阻状态，而部分通孔中碳纳米管130的电阻值未达到低阻状态。相应的，不同通孔中碳纳米管130需要的关态电压的差异也较大。这样导致非易失性存储器的性能较差。

在此基础上，本发明提供一种非易失性存储器的形成方法，包括：形成催化剂层，所述催化剂层位于所述通孔的侧壁和底部中至少二者之一的表面；之后采用催化化学气相沉积法在通孔中形成碳纳米管层；在碳纳米管层和部分层间介质层上形成第二导电层。所述方法提高了非易失性存储器的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图10是本发明一实施例中非易失性存储器形成过程的示意图。

参考图2，提供基底200，所述基底200上具有第一导电层210。

所述基底200为半导体材料，如硅、锗或锗硅。所述半导体衬底中还可以具有半导体结构，所述半导体结构为PMOS晶体管、NMOS晶体管、CMOS晶体管、电容器、电阻器或电感器。所述基底200的表面还具有底层介质层201，所述底层介质层201的材料包括氧化硅或低K(K小于3.9)介质材料。

所述第一导电层210位于部分基底200上，具体的，第一导电层210位于部分底层介质层201上。第一导电层210的材料为金属，如铝或铜。第一导电层210的材料还可以为合金材料，如铜铝合金。第一导电层210可与所述基底200中的器件电学连接，如第一导电层210通过贯穿底层介质层201的插塞与MOS晶体管的源漏区连接。

参考图3，在基底200和第一导电层210上形成层间介质层220，层间介质层220中具有多个通孔221，所述通孔221暴露出第一导电层210的表面。

所述层间介质层220的材料为低K介质材料(低K介质材料指相对介电常数大于等于2.6、小于3.9的介质材料)、超低K介质材料(超低K介质材料指相对介电常数小于2.6的介质材料)或氧化硅。所述层间介质层220的材料为低K介质材料或超低K介质材料时，层间介质层220的材料为SiOH、SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ，(HSiO_1.5)_n)或甲基硅倍半氧烷(MSQ，(CH₃SiO_1.5)_n)。本实施例中，所述层间介质层220的材料为氧化硅。所述层间介质层220还位于底层介质层201上。

本实施例中，所述通孔221的开口尺寸为5纳米～30纳米，所述通孔221的高度为45纳米～52纳米。本实施例中，所述通孔221的尺寸较小，利于提高非易失性存储器的集成度。

本实施例中，所述通孔221的形状为圆柱形，所述通孔221的径向方向平行于基底200表面。在其它实施例中，通孔的形状可以选择其它形状。

形成所述通孔221的方法包括：在所述层间介质层220表面形成通孔掩膜层222，所述通孔掩膜层222中具有贯穿通孔掩膜层222的掩膜开口，所述掩膜开口位于第一导电层210上；以所述通孔掩膜层222为掩膜刻蚀所述掩膜开口底部的层间介质层220直至暴露出第一导电层210的表面。

所述通孔掩膜层222的材料为硬掩膜层。本实施例中，所述通孔掩膜层222的材料为TiN。本实施例中，形成通孔221后，保留通孔掩膜层222，后续研磨碳纳米管层的过程中去除通孔掩膜层222。在其它实施例中，可以在形成催化剂层之前去除通孔掩膜层。

接着，形成催化剂层，所述催化剂层位于所述通孔221的侧壁和底部中至少二者之一的表面。

本实施例中，以所述催化剂层位于所述通孔221的侧壁表面，且所述催化剂层不位于所述通孔221的底部表面为示例进行说明。形成所述催化剂层的方法包括：采用离子注入工艺将催化离子注入至所述通孔221的侧壁表面和底部表面，在所述通孔221的侧壁表面和底部表面形成初始催化剂层；去除位于通孔221的底部表面的初始催化剂层，形成所述催化剂层。

参考图4，采用离子注入工艺将催化离子注入至所述通孔221的侧壁表面和底部表面，在所述通孔221的侧壁表面和底部表面形成初始催化剂层230。

所述催化离子为钴离子、铁离子或镍离子。所述离子注入工艺可以从多个注入方向进行离子注入，包括倾斜方向和与基底200表面垂直的方向，从而将催化离子注入至所述通孔221的侧壁表面和底部表面。

本实施例中，所述通孔掩膜层222能够阻止离子注入工艺将催化离子注入至层间介质层220的顶部表面。

本实施例中，初始催化层230采用离子注入工艺而形成，这样的好处包括：使得初始催化层230中粒子之间的距离有一定的间隙，粒子之间不至于过密，利于后续碳纳米管在通孔221的侧壁表面进行生长。

参考图5，进行所述离子注入工艺后，对催化剂层230进行退火处理。

所述退火处理的温度为200摄氏度～500摄氏度，如200摄氏度、300摄氏度、400摄氏度或500摄氏度。

所述退火处理的作用包括：增强催化剂层230与通孔221的侧壁表面和底部表面之间的结合力，利于后续碳纳米管在通孔221的侧壁表面进行生长。

在其它实施例中，不对催化剂层进行退火处理。在其它实施例中，所述初始催化层的形成工艺为沉积工艺，如分子束外延生长工艺或溅射沉积工艺。

本实施例中，初始催化剂层230还位于层间介质层220上，具体的，初始催化剂层230还位于通孔掩膜层222的顶部表面和侧壁表面。

参考图6，去除位于通孔221的底部表面的初始催化剂层230，形成催化剂层231，所述催化剂层231位于所述通孔221的侧壁表面，且所述催化剂层231不位于所述通孔221的底部表面。

本实施例中，在去除位于通孔221的底部表面的初始催化剂层230的同时，还去除了位于层间介质层220上的初始催化剂层230，具体的，去除了位于通孔掩膜层222顶部表面的初始催化剂层230。去除通孔221的底部表面的初始催化剂层230以及层间介质层220上的初始催化剂层230的工艺包括各向异性干刻工艺。

所述催化剂层231的材料为钴纳米粒子、铁纳米粒子或镍纳米粒子，好处在于：催化性能好，催化效率高。

本实施例中，催化剂层231采用先形成初始催化剂层230，然后去除通孔221的底部表面的初始催化剂层230及层间介质层220上的初始催化剂层230而形成。形成初始催化剂层230的离子注入工艺无需精确控制注入角度，降低了工艺的难度，其次，去除通孔221的底部表面的初始催化剂层230及层间介质层220上的初始催化剂层230容易实现。综上，降低了工艺的难度。

在其它实施例中，采用离子注入工艺将催化离子注入至所述通孔的侧壁表面，且所述催化离子不被注入至所述通孔的底部表面，所述离子注入工艺的注入方向与基底表面呈倾斜角度，形成所述催化剂层。在此情况下，需要精确控制离子注入工艺的注入角度，使催化离子不被注入至所述通孔的底部表面。但是该方法的工艺步骤较为简化。

参考图7，形成催化剂层231后，采用催化化学气相沉积法在通孔221中形成碳纳米管层240。

采用催化化学气相沉积法在通孔221中形成碳纳米管层240的方法包括：向所述通孔221中通入碳源气体；在所述催化剂层231的催化作用下，碳源气体离解成自由碳原子沉积在所述通孔221中，从而形成所述碳纳米管层240。

本实施例中，所述碳源气体包括CO₂和CF₄中的任意一者或两者的组合，所述催化化学气相沉积法采用的温度为300摄氏度～600摄氏度，如300摄氏度、400摄氏度、500摄氏度或600摄氏度。

本实施例中，由于通孔221的尺寸较小，每个通孔221中生长碳纳米管层240的量较少，因此为了保证工艺的可控性，需要在较低的温度下生长碳纳米管层240。其次，由于催化剂层231的材料采用离子注入的方式形成，初始催化层230中粒子之间不至于过密，因此也降低了生成碳纳米管层240需要的温度。

本实施例中，形成碳纳米管层240的催化化学气相沉积法采用的温度较低，这样使得对基底中已形成的器件的热影响较小。

所述催化化学气相沉积法的工艺参数还包括：腔室压强为8个大气压～10个大气压，这样能够提高碳纳米管层240的沉积速率。在其它实施例中，所述催化化学气相沉积法的参数中，腔室压强为其它选择。

由于碳纳米管层240基于通孔221侧壁催化剂层231的催化作用下形成，因此碳纳米管层240中碳纳米管的延伸方向大致与通孔221的径向方向一致。具体的，碳纳米管层240中碳纳米管的延伸方向与通孔221的径向方向之间的夹角为0度～45度，如0度、5度、10度、20度、30度、40度或45度。

本实施例中，所述碳纳米管层240还延伸至通孔221外。

参考图8，在所述层间介质层220和所述碳纳米管层240上形成研磨层250。

所述研磨层250的材料与通孔掩膜层222的材料不同，且与层间介质层220的材料不同。所述研磨层250的材料包括氮化硅或氧化铝。

参考图9，采用化学机械研磨工艺平坦化所述研磨层250和碳纳米管层240直至暴露出层间介质层220的表面。

本实施例中，在平坦化所述研磨层250和碳纳米管层240的过程中，还去除了通孔掩膜层222。

本实施例中，延伸至通孔221外的碳纳米管层240中，碳纳米管之间填充有研磨层250的材料，通孔221内的碳纳米管层240中，碳纳米管之间未填充有研磨层250的材料，这样在研磨碳纳米管层240的同时还研磨碳纳米管之间的研磨层250的材料，使得对碳纳米管的研磨力度均匀，平坦化所述研磨层250和碳纳米管层240后，通孔221内的碳纳米管层240的顶部表面较为平整，缺陷较少。后续碳纳米管层240和第二导电层之间的界面态较低，碳纳米管层240和第二导电层之间的导电性能较好。

参考图10，在碳纳米管层240和部分层间介质层220上形成第二导电层260。

第二导电层260的材料为金属，如Ti或Pt。

当在第一导电层210和第二导电层260之间施加关态电压，在关态电压的作用下，碳纳米管层240中产生电流，碳纳米管层240发热进而使得碳纳米管层240中碳纳米管产生热膨胀，表现为碳纳米管之间产生排斥力，当碳纳米管之间产生排斥力大于碳纳米管之间的范德尔吸引力时，部分碳纳米管之间的距离增加而使得靠近第一导电层210的碳纳米管层240和靠近第二导电层260的碳纳米管层240在空间上断开，碳纳米管层240的电阻增大，此时碳纳米管层240呈现高阻状态，非易失性存储器呈现关态。

当在第一导电层210和第二导电层260之间施加开态电压，在开态电压的作用下，第一导电层210和第二导电层260之间产生电场，在该电场的作用下，断开的碳纳米管之间的靠近第一导电层210的碳纳米管层240和靠近第二导电层260的碳纳米管层240之间的距离减小，使得原来在空间上断开的碳纳米管层240连接在一起，碳纳米管层240的电阻较小，此时碳纳米管层240呈现低阻状态，非易失性存储器呈现开态。

所述开态电压大于关态电压。本实施例中，关态电压为1伏～2伏。本实施例中，开关时间均为1纳秒～1微秒。

本实施例中，在所述通孔221的侧壁表面形成催化剂层231，然后采用催化化学气相沉积法在通孔221中形成碳纳米管层240，而不同通孔221中碳纳米管层240均基于通孔221侧壁的催化剂层231的催化作用下形成，这样使得碳纳米管层240中的碳纳米管在不同通孔221中的排布较为一致。不同通孔221中碳纳米管层240的电学性能较为一致。相应的，不同通孔221中碳纳米管层240的关态电压较为一致，不同通孔221中碳纳米管层240的关态电压较为一致，从而提高了非易失性存储器的性能。

本实施例中，每个碳纳米管层240中，碳纳米管的延伸方向大致与通孔221的径向方向一致，这样使得碳纳米管的排布较为规律，其次，通孔221的开口尺寸为5纳米～30纳米，通孔221的开口尺寸较小，因此使得非易失性存储器的关态电压较低，降低了功耗。

相应的，本实施例还提供一种采用上述方法形成的非易失性存储器，请参考图10，包括：基底200；位于所述基底200上的第一导电层210；位于基底200和第一导电层210上的层间介质层220，所述层间介质层220中具有多个通孔221，所述通孔221位于第一导电层210上；位于所述通孔221中的碳纳米管层240；催化剂层231，所述催化剂层231位于所述通孔221的侧壁和底部中至少二者之一的表面，所述催化剂层221位于所述碳纳米管层240的周围；位于碳纳米管层240和部分层间介质层220上的第二导电层260。

本实施例中，所述催化剂层231位于通孔221的侧壁表面且位于所述碳纳米管层240和层间介质层220之间，所述催化剂层231不位于所述碳纳米管层240和第一导电层210之间。

本实施例中，碳纳米管层240中，碳纳米管的延伸方向大致与通孔221的径向方向一致。具体的，碳纳米管层240中碳纳米管的延伸方向与通孔221的径向方向之间的夹角为0度～45度。

本发明另一实施例还提供一种非易失性存储器的形成方法，本实施例与前一实施的区别在于：催化剂层位于通孔的底部表面，且催化剂层不位于通孔的侧壁表面。

图11至图16是本发明另一实施例中非易失性存储器形成过程的示意图。

参考图11，图11为在图3基础上的示意图，采用离子注入工艺将催化离子注入至所述通孔221的底部表面，且所述催化离子不被注入至所述通孔221的侧壁表面，所述离子注入工艺的注入方向与基底200表面垂直，形成所述催化剂层300，催化剂层300位于所述通孔221的底部表面，且所述催化剂层300不位于所述通孔221的侧壁表面。

所述催化离子为钴离子、铁离子或镍离子。

参考图12，进行所述离子注入工艺后，对催化剂层300进行退火处理。

所述退火处理参照前一实施例的退火处理。

在其它实施例中，不对催化剂层进行退火处理。

本实施例中，催化剂层300还位于层间介质层220上，具体的，催化剂层300还位于通孔掩膜层222的顶部表面。所述通孔掩膜层222的侧壁表面没有催化剂层300。

参考图13，形成催化剂层300后，采用催化化学气相沉积法在通孔221中形成碳纳米管层310。

采用催化化学气相沉积法在通孔221中形成碳纳米管层310的方法包括：向所述通孔221中通入碳源气体；在所述催化剂层300的催化作用下，碳源气体离解成自由碳原子沉积在所述通孔221中，从而形成所述碳纳米管层310。

本实施例的催化化学气相沉积法的参数参照前一实施例，不再详述。

由于碳纳米管层310基于通孔221底部催化剂层300的催化作用下形成，因此碳纳米管层310中碳纳米管的延伸方向大致与基底200表面法线方向一致。碳纳米管层310中碳纳米管的延伸方向与基底200表面法线方向之间的夹角为0度～45度，如0度、5度、10度、20度、30度、40度或45度。

本实施例中，所述碳纳米管层310还延伸至通孔221外，所述通孔掩膜层222上也形成了碳纳米管层310。

参考图14，在层间介质层220和碳纳米管层310上形成研磨层350。

所述研磨层350的材料和作用参照研磨层250的材料和作用，不再详述。

参考图15，采用化学机械研磨工艺平坦化所述研磨层350和碳纳米管层310直至暴露出层间介质层220的表面。

本实施例中，在平坦化所述研磨层350和碳纳米管层310的过程中，还去除了通孔掩膜层222。

参考图16，在碳纳米管层310和部分层间介质层220上形成第二导电层360。

本实施的非易失性存储器的工作原理参照前述实施例的非易失性存储器的工作原理，不再详述。

本实施例中，不同通孔221中碳纳米管层310均基于通孔221底部表面的催化剂层300的催化作用下形成，这样使得碳纳米管层310中的碳纳米管在不同通孔221中的排布较为一致。不同通孔221中碳纳米管层310的电学性能较为一致。相应的，不同通孔221中碳纳米管层310的关态电压较为一致，从而提高了非易失性存储器的性能。

本实施例中，每个碳纳米管层310中，碳纳米管的延伸方向大致与基底200表面法线方向一致，这样使得碳纳米管的排布较为规律，其次，通孔221的开口尺寸为5纳米～30纳米，通孔221的开口尺寸较小，因此使得非易失性存储器的开态电压降低，降低了功耗。本实施例中，开态电压为2伏～3伏。本实施例中，开关时间均为1纳秒～1微秒。

相应的，本实施例还提供一种采用上述方法形成的非易失性存储器，请参考图16，本实施的非易失性存储器的区别在于催化剂层的位置不同，具体的，所述催化剂层300位于所述通孔221的底部表面且位于所述碳纳米管层310和第一导电层210之间，所述催化剂层300不位于所述碳纳米管层310和层间介质层220之间。

本实施例中，碳纳米管层310中，碳纳米管的延伸方向大致与基底200表面法线方向一致。具体的，碳纳米管层240中碳纳米管的延伸方向与基底200表面法线方向之间的夹角为0度～45度。

本发明又一实施例还提供一种非易失性存储器的形成方法，本实施例与前一实施例的区别在于：催化剂层位于通孔的侧壁表面和底部表面。

图17至图22是本发明又一实施例中非易失性存储器形成过程的示意图。

参考图17，图17在图3基础上的示意图，采用离子注入工艺将催化离子注入至所述通孔221的侧壁表面和底部表面，形成催化剂层400，所述催化剂层400位于所述通孔221的侧壁表面和底部表面。

所述催化离子为钴离子、铁离子或镍离子。

所述离子注入工艺可以从多个注入方向进行离子注入，包括倾斜方向和与基底200表面垂直的方向，从而将催化离子注入至所述通孔221的侧壁表面和底部表面。

本实施例中，所述通孔掩膜层222能够阻止离子注入工艺将催化离子注入至层间介质层220的顶部表面。

参考图18，进行所述离子注入工艺后，对催化剂层400进行退火处理。

所述退火处理的参数参照前一实施例中退火处理的参数。

在其它实施例中，所述催化剂层400的形成工艺为沉积工艺，如分子束外延生长工艺或溅射沉积工艺。

本实施例中，催化剂层400还位于层间介质层220上，具体的，催化剂层400还位于通孔掩膜层222的顶部表面和侧壁表面。

参考图19，形成催化剂层400后，采用催化化学气相沉积法在通孔221中形成碳纳米管层410。

采用催化化学气相沉积法在通孔221中形成碳纳米管层410的方法包括：向所述通孔221中通入碳源气体；在所述催化剂层400的催化作用下，碳源气体离解成自由碳原子沉积在所述通孔221中，从而形成所述碳纳米管层410。

所述催化化学气相沉积法的参数参照前述实施例，不再详述。

本实施例中，部分碳纳米管层410基于通孔221侧壁的催化剂层400的催化作用下形成，该部分碳纳米管层410中，碳纳米管的延伸方向大致与通孔221的径向方向一致，具体的，该部分碳纳米管层410中，碳纳米管的延伸方向与通孔221的径向方向之间的夹角为0度～45度，如0度、5度、10度、20度、30度、40度或45度。

本实施例中，部分碳纳米管层410基于通孔221底部的催化剂层400的催化作用下形成，该部分碳纳米管层410中，碳纳米管的延伸方向大致与基底200表面法线方向一致，具体的，该部分碳纳米管层410中，碳纳米管的延伸方向与基底200表面法线方向之间的夹角为0度～45度，如0度、5度、10度、20度、30度、40度或45度。

本实施例中，所述碳纳米管层410还延伸至通孔221外。所述通孔掩膜层222上也形成了碳纳米管层410。

参考图20，在所述层间介质层220和所述碳纳米管层410上形成研磨层450。

参考图21，采用化学机械研磨工艺平坦化所述研磨层450和碳纳米管层410直至暴露出层间介质层220的表面。

本实施例中，在平坦化所述研磨层450和碳纳米管层410的过程中，还去除了通孔掩膜层222。

参考图22，在碳纳米管层410和部分层间介质层220上形成第二导电层460。

本实施的非易失性存储器的工作原理参照前述实施例的非易失性存储器的工作原理，不再详述。

本实施例中，不同通孔221中碳纳米管层410均基于通孔221底部表面的催化剂层400的催化作用下形成，这样使得碳纳米管层410中的碳纳米管在不同通孔221中的排布较为一致。不同通孔221中碳纳米管层410的电学性能较为一致。相应的，不同通孔221中碳纳米管层410的关态电压较为一致，提高了非易失性存储器的性能。

本实施例中，每个碳纳米管层410中，碳纳米管的排布较为规律，表现为：部分碳纳米管层410基于通孔221侧壁的催化剂层400的催化作用下形成，该部分的碳纳米管的延伸方向大致与通孔221的径向方向一致，而部分碳纳米管层410基于通孔221底部的催化剂层400的催化作用下形成，该部分的碳纳米管的延伸方向大致与基底200表面法线方向一致；其次，通孔221的开口尺寸为5纳米～30纳米，通孔221的开口尺寸较小，因此使非易失性存储器的关态电压和开态电压均降低，降低了功耗。本实施例中，开态电压为2伏～3伏，关态电压为1伏～2伏。本实施例中，开关时间均为1纳秒～1微秒。

相应的，本实施例还提供一种采用上述方法形成的非易失性存储器，请参考图22，本实施的非易失性存储器的区别在于催化剂层的位置不同，具体的，所述催化剂层400位于所述碳纳米管层410和层间介质层220之间、以及碳纳米管层410和第一导电层210之间。

本实施例中，部分碳纳米管层410基于通孔221侧壁的催化剂层400的催化作用下形成，该部分碳纳米管层410中，碳纳米管的延伸方向大致与通孔221的径向方向一致，具体的，该部分碳纳米管层410中，碳纳米管的延伸方向与通孔221的径向方向之间的夹角为0度～45度。

本实施例中，部分碳纳米管层410基于通孔221底部的催化剂层400的催化作用下形成，该部分碳纳米管层410中，碳纳米管的延伸方向大致与基底200表面法线方向一致，具体的，该部分碳纳米管层410中，碳纳米管的延伸方向与基底200表面法线方向之间的夹角为0度～45度。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。