阅读说明：本技术 一种感测电路及其读取结果的方法 (Sensing circuit and method for reading result thereof ) 是由 唐原 徐仁泰 于 2019-11-06 设计创作，主要内容包括：本发明公开了一种感测电路及其读取结果的方法，该感测电路能够消除存储单元中的电荷泵噪声。所述感测电路包括多个级联晶体管，该多个级联晶体管包括：闪存单元；感测节点；以及MOSFET。该感测电路还包括用于生成输出电压的电荷泵。所述电荷泵的第一输出电压在读取操作中与所述MOSFET的栅极连接，以将该MOSFET偏置。感测放大器的输入端与所述感测节点连接，以在所述MOSFET偏置后接收所述闪存单元的读取数据。所述电荷泵第一输出电压和所述MOSFET之间连有低通滤波器。(The invention discloses a sensing circuit and a method for reading a result thereof, wherein the sensing circuit can eliminate charge pump noise in a storage unit. The sensing circuit includes a plurality of cascode transistors including: a flash memory unit; a sensing node; and a MOSFET. The sensing circuit also includes a charge pump for generating the output voltage. A first output voltage of the charge pump is connected to the gate of the MOSFET to bias the MOSFET during a read operation. An input of a sense amplifier is connected to the sense node to receive read data of the flash memory cell after the MOSFET is biased. And a low-pass filter is connected between the first output voltage of the charge pump and the MOSFET.)

一种感测电路及其读取结果的方法

技术领域

本发明涉及感测电路，尤其涉及一种将电荷泵输出中的噪声消除的感测电路。

背景技术

感测放大器为计算机存储器中所使用感测电路的组成部分。感测电路将参考电流与存储单元所汲取的电流相比较。根据存储单元所汲取的电流大于或小于参考电流，所得电压分别为高电平或低电平。其中，如果所得电压为高电平，则读取“0”，表示所述存储单元已编程；如果所得电压为低电平，则读取“1”，表示所述存储单元已擦除。感测放大器通过将所感测的电压放大而生成读取结果。

传统的感测电路由连接于电源VDD和接地端之间的多个晶体管以及连接至感测节点的感测放大器组成。电荷泵生成的电压直接输送至所述多个晶体管，以使得所述感测电路能够执行电流比较，从而允许所得电压由感测节点感测，并随后由感测放大器放大并输出。

存储单元汲取的电流量取决于存储单元的阈值电压。在存储单元编程时，电荷泵向存储单元提供偏压。当存储单元上的电压为高电平时，表示存储单元所汲取的电流小于与VDD连接的第一晶体管所提供的参考电流。此时，感测节点上电压为表示“0”的高电平，从而实现存储单元的编程。在读取操作中，电荷泵所提供的电压高至使得所述多个晶体管全部导通。因此，存储单元所汲取的电流因低于存储单元阈值电压而高于参考电流，从而使得感测节点的电压为表示“1”的低电平，表示存储单元已擦除。如此，感测放大器即可将感测节点的结果值作为读取结果输出。

由此可见，感测节点对于电压水平变化极为敏感。众所周知，电荷泵具有时钟输入，并具有用于调节电荷泵强度的反馈路径。当电荷泵的输出强度与参考值相比不够高时，输入时钟即增大其周期频率，以对电荷泵进行充电。当电荷泵强度高于参考值时，输入时钟即暂停工作，以停止电荷泵的充电。这种调节机制和可变时钟周期的共同作用使得电荷泵的输出中存在波动起伏，而且由此产生的电荷泵输出噪声可能会对感测节点的电压产生影响，从而导致错误的读取结果。

发明内容

有鉴于此，本发明的目的在于提供一种感测电路，该感测电路包括用于防止电荷泵输出中出现波动的低通滤波器。

根据本发明一种例示实施方式，一种感测电路包括连接于电源和接地端之间的多个级联晶体管，该多个级联晶体管包括：闪存单元；感测节点；以及MOSFET，连接于所述感测节点和所述闪存单元之间。所述感测电路还包括：用于生成输出电压的电荷泵，其中，该电荷泵的第一输出电压在所述闪存单元的读取操作中与所述MOSFET的栅极连接，以将该MOSFET偏置，该电荷泵的第二输出电压在所述闪存单元的编程操作中直接输入所述多个级联晶体管；以及连接于所述电荷泵第一输出电压和所述MOSFET的栅极之间的低通滤波器。所述低通滤波器包括：晶体管，该晶体管的源极与所述电荷泵的第一输出电压连接，漏极与所述MOSFET的栅极连接，所述晶体管的栅极接地；以及连接于所述晶体管漏极和接地端之间的去耦电容器。

所述第一输出电压和所述多个级联晶体管之间连有第一开关，所述第二输出电压和所述多个级联晶体管之间连有第二开关。所述多个级联晶体管还包括：数据位线节点；以及反向数据位线节点，其中，所述MOSFET连接于所述反向数据位线节点与所述数据位线节点之间。在所述闪存单元的编程操作中，所述第一开关导通，以将所述数据位线节点偏置；而在所述闪存单元的读取操作中，所述第二开关导通，以将所述MOSFET偏置，从而将所述数据位线节点的值传递给所述反向数据位线节点。

根据本发明一种例示实施方式，一种为存于存储单元内的数据生成读取结果的方法包括：在电源和接地端之间连接多个级联晶体管，该多个级联晶体管包括：闪存单元；感测节点；以及MOSFET，该MOSFET连接于所述感测节点和所述闪存单元之间。该方法还包括：在所述闪存单元的读取操作中，生成第一电压；对该第一电压进行低通滤波；将低通滤波后的所述第一电压输入所述MOSFET的栅极，以将该MOSFET偏置；以及接收所述闪存单元的读取数据。

在所述闪存单元的编程操作中，该方法包括：生成第二电压；以及将该第二电压直接输入所述多个级联晶体管。

所述多个级联晶体管还包括：数据位线节点；以及反向数据位线节点。所述MOSFET连接于所述反向数据位线节点与所述数据位线节点之间，而且所述方法进一步包括：在所述闪存单元的编程操作中，将所述第二电压输入第一开关，导通该第一开关，以将所述第二电压直接输入所述数据位线节点，以及将所述数据位线节点偏置，以保存所述闪存的值；在所述闪存单元的读取操作中，将低通滤波后的所述电压输入第二开关，导通该第二开关，以将低通滤波后的所述电压输入所述MOSFET的栅极，以及以低通滤波后的所述电压将所述MOSFET偏置，以将所述数据位线节点的值传递至所述反向数据位线节点和所述感测节点。

对于本领域普通技术人员而言，毋庸置疑的是，通过阅读下文中对附图所示优选实施方式的具体描述，本发明的上述和其他目的将变得容易理解。

附图说明

图1所示为根据本发明一种例示实施方式的感测电路。

图2A所示为设和不设低通滤波器时的电荷泵输出。

图2B所示为图1低通滤波器。

具体实施方式

如上所述，感测电路接收电荷泵的电压，其中，在存储单元编程操作中，通过向感测电路提供偏压而保存数据值；在读取操作中，通过提供更大电压而生成表示所存数据值的读取结果。

由于电荷泵需要时钟输入和调节，因此电荷泵输出中存在可能会影响感测放大器读取结果的正确性的波动/噪声。因此，本发明提供一种连接至电荷泵输出的低通滤波器，该低通滤波器可使电荷泵输出电压信号中的波动变得平滑。

参考图1，该图所示为根据本发明一种例示实施方式的感测电路100。如图所示，感测电路100包括VPPD电荷泵110，该电荷泵生成输出VPDD。该输出经第一开关传输至具有级联拓扑结构的多个互连晶体管中的节点DBL。电荷泵110的输出还传输至低通滤波器120，该低通滤波器用于经第二开关向晶体管N0的栅极传输输出VPPDSHF。上述一系列互连晶体管当中的首个晶体管的漏极与电源VDD连接，栅极与参考电压SPREF连接。所述一系列互连晶体管当中的第二个晶体管的源极与节点iDBL连接，栅极与共源共栅放大器130连接，其中，节点iDBL还进一步输入至共源共栅放大器130。所述一系列互连晶体管当中的最后一个晶体管为闪存单元，该闪存单元的栅极与字线连接，源极接地。此外，所述首个晶体管和第二个晶体管之间存在感测节点SO，其中，该感测节点SO与感测放大器140的输入端连接。感测放大器140用于生成读取结果。

如图所示，低通滤波器的输出端连接至晶体管N0的栅极。在读取操作中，信号VPPDSHF将该栅极偏置，从而允许DBL中存储的数据信号传递至iDBL，并进而传递至感测节点SO。通过这种方式，感测放大器140即可生成不受波动影响的读取结果。

在编程操作中，逻辑比特“0”或“1”经字线输入至闪存单元，而且电荷泵VPPD的输出通过将节点DBL偏置而使得所述逻辑比特的值能够存入闪存单元。虽然VPPD和节点DBL之间因未设低通滤波器而使得信号VPPD中仍存在波动，但是节点DBL对噪声并不过分敏感。此外，在编程操作中，DBL的偏置需要足够高的电流，而低通滤波器具有较高的阻抗，会影响到电流的输入，因此该处无法***低通滤波器。

在N0漏极和栅极之间电容的影响下，如果电荷泵输出直接施加至N0栅极，则输出中的噪声将与节点iDBL耦合，该噪声还将传递至感测节点。通过在电荷泵输出与节点iDBL之间设置低通滤波器120，读取操作过程中的所有噪声均可被滤除。

参考图2A，该图所示为不设低通滤波器和设置低通滤波器时的电荷泵输出。如图所示，当电荷泵输出VPPD中存在波动时，该波动可导致节点iDBL和感测节点SO上也存在波动。在增设低通滤波器后，噪声变得平滑，从而获得稳定信号，以保证正确的读取结果。

图2B所示为低通滤波器120。如图所示，低通滤波器120包括与晶体管源极连接的输入端，该晶体管的栅极接地。该晶体管的漏极与去耦电容器及低通滤波器120的输出连接。所述去耦电容器接地，而且所述晶体管用作电阻器。在读取操作中，低通滤波器120的输出用于将N0栅极偏置。由于该栅极不传导任何电流，因此处于低通滤波器120中的所述电阻器不会发生任何压降。

由于低通滤波器120仅需一个晶体管，因此上述电路易于实现。众所周知，感测电路中已包括去耦电容器，而该去耦电容器可用于低通滤波器120。低通滤波器120仅用于读取操作，不影响编程操作。因此，本发明电路100不但结构简单，而且性价比高。

此外，本发明通过对原有电路进行改造，使得本发明的感测电路既可以实现编程又可以实现低干扰性的读取信号，且两者之间互不干扰，电路结构更加简单，提高了系统的集成度。

本领域技术人员容易理解的是，在本发明技术内容范围内，还可对上述装置和方法做出各种修饰和变化。因此，以上公开内容应理解为仅由所附权利要求的范围和界限界定。