显示基板的制备方法及显示基板
阅读说明：本技术 显示基板的制备方法及显示基板 (Preparation method of display substrate and display substrate ) 是由 马红星 李素华 黄毅 颜衡 任佳佩 胡庆元 宫雪茹 于 2019-10-30 设计创作，主要内容包括：本申请提供了一种显示基板的制备方法及显示基板。制备方法包括：制备阵列基板,阵列基板包括多个间隔设置的显示面板区域及外围区域,外围区域设有与多个显示面板区域一一对应的测试区；每一显示面板区域的显示区内设有多个像素电极,每一测试区内设有与对应的显示区的多个像素电极一一对应的导电块,导电块与对应的像素电极通过连接部电连接；对于每一显示区中的每一像素电极,检测像素电极、该像素电极对应的导电块及该像素电极对应的连接部的总阻值；计算总阻值与对应的标准阻值之间的差值；判断差值与标准阻值的比值是否在阈值范围内；若判断出比值不在阈值范围内,则确定像素电极上有导电材料；对像素电极上的导电材料进行刻蚀。(The application provides a preparation method of a display substrate and the display substrate. The preparation method comprises the following steps: preparing an array substrate, wherein the array substrate comprises a plurality of display panel areas and peripheral areas which are arranged at intervals, and the peripheral areas are provided with test areas which correspond to the display panel areas one to one; a plurality of pixel electrodes are arranged in the display area of each display panel area, conductive blocks which correspond to the plurality of pixel electrodes of the corresponding display area one by one are arranged in each test area, and the conductive blocks are electrically connected with the corresponding pixel electrodes through connecting parts; for each pixel electrode in each display area, detecting the total resistance of the pixel electrode, the conductive block corresponding to the pixel electrode and the connecting part corresponding to the pixel electrode; calculating the difference between the total resistance value and the corresponding standard resistance value; judging whether the ratio of the difference value to the standard resistance value is in a threshold range or not; if the ratio is judged not to be in the threshold range, determining that the pixel electrode is provided with the conductive material; and etching the conductive material on the pixel electrode.)
技术领域
本申请涉及显示技术领域，尤其涉及一种显示基板的制备方法及显示基板。
背景技术
随着电子设备的快速发展，用户对屏占比的要求越来越高，使得电子设备的全面屏显示受到业界越来越多的关注。传统的电子设备如手机、平板电脑等，由于需要集成诸如前置摄像头、听筒以及红外感应元件等，一般通过在显示屏上开孔，在开孔区域内设置摄像头、听筒以及红外感应元件等。
制备显示屏的过程中，在开孔区域打孔前，一般会在显示屏中像素的像素电极上方形成保护膜层，在开孔后将保护膜层去除，以避免打孔过程中损害显示屏的膜层。保护膜层一般为导电材料，若像素电极上的导电材料有残留，可能会使得相邻的像素电极电连接，影响显示屏的显示效果。
发明内容
根据本申请实施例的第一方面，提供了一种显示基板的制备方法，所述制备方法包括：
制备阵列基板，所述阵列基板包括多个间隔设置的显示面板区域及***区域，所述***区域设有与多个所述显示面板区域一一对应的测试区，每一所述显示面板区域包括显示区及开孔区；每一所述显示区内设有多个像素电极，每一所述测试区内设有与对应的所述显示区的多个像素电极一一对应的导电块；所述导电块与对应的所述像素电极通过连接部电连接；
对于每一所述显示区中的每一像素电极，检测所述像素电极、该像素电极对应的所述导电块及该像素电极对应的连接部的总阻值；
计算所述总阻值与对应的标准阻值之间的差值；所述标准阻值为所述像素电极上无导电材料时所述像素电极、所述像素电极对应的所述导电块及所述像素电极对应的连接部的阻值之和；
判断所述差值与所述标准阻值的比值是否在阈值范围内；
若判断出所述比值不在所述阈值范围内，则确定所述像素电极上有导电材料；
对所述像素电极上的导电材料进行刻蚀。
在一个实施例中，所述阈值范围为大于等于-50％且小于等于50％；
优选的，所述阈值范围为大于等于-20％且小于等于20％；
优选的，所述阈值范围为大于等于-15％且小于等于15％。如此，可较精确地检测出像素电极上是否有导电材料残留。
在一个实施例中，所述制备阵列基板进一步包括：
提供衬底，所述衬底包括与多个所述显示区一一对应的第一区、与多个所述测试区一一对应的第二区及与多个所述开孔区一一对应的第三区；
在所述衬底上形成所述像素电极，所述像素电极在所述衬底上的投影位于所述第一区；
在所述像素电极上形成导电层，所述导电层在所述衬底上的投影覆盖所述衬底；
在所述开孔区进行打孔；
对所述导电层进行刻蚀，以将位于所述第一区上方的所述导电层去除，且位于所述第二区上方的所述导电层形成多个所述导电块，所述导电材料为所述导电层在所述像素电极上残留的材料。
如此，导电层位于显示区的部分可在打孔的过程中对位于显示区上方的其他膜层起到保护作用，防止在打孔的过程中损坏显示区的膜层。位于测试区的导电层可用于制备导电块。也即是，显示区中用以起到保护作用的膜层与测试区中用以制备导电块的膜层同时形成，有助于降低制备工艺复杂度。
优选的，所述导电层的材质包括氧化铟锌及氧化铟锡中的至少一种。导电层的材质为氧化铟锌及氧化铟锡时，可使得导电层易于去除。并且，由于显示基板一般为大批量制备，导电层的材质为氧化铟锌时，更有助于显示面板的量产。
优选的，所述连接部包括走线及位于所述走线下方的金属块，所述走线的两端分别与对应的像素电极及导电块电连接，所述金属块与所述走线电连接。相对于连接部仅包括走线的方案，金属块的设置使得连接部的电阻更小，进而使像素电极、对应的连接部及对应的导电块的总阻值更小，则对应的标准阻值也更小。当像素电极上有导电材料残留时，会使检测得到的总阻值与标准阻值的比值更大，有助于提升灵敏度。并且，像素电极、对应的连接部及对应的导电块的总阻值更小时，在使用四探针探测仪检测总阻值时，有助于提升检测的准确度。
优选的，所述阵列基板还包括与多个所述像素电极一一对应的像素电路，所述像素电路包括晶体管和电容；所述晶体管包括半导体层、栅电极、源电极和漏电极，所述电容包括上极板和下极板；所述走线与所述晶体管的源电极在同一工艺步骤中形成。如此，走线的形成不会增加额外的工序，有助于降低制备工艺的复杂度。
优选的，所述金属块与所述上极板在同一工艺步骤中形成。如此，金属块的形成不会增加额外的工序，有助于降低制备工艺的复杂度。
优选的，所述金属块在所述衬底上的投影位于所述第二区。如此，金属块的设置不会增加显示面板区域的结构复杂度。
在一个实施例中，所述导电块与对应的所述像素电极的尺寸相同；如此设置，导电块的电阻与像素电极的电阻大致相同，可避免导电块的电阻太大，而导致像素电极上有导电材料残留时，计算得到的差值与标准阻值的比值较小，影响判断像素电极上是否有导电材料残留的判断结果的准确性。
优选的，所述显示面板区域中的多个所述像素电极的密度、与对应的所述测试区内的多个导电块的密度相同；
优选的，多个所述显示面板区域中，不同所述显示面板区域中位置相对应的像素电极的尺寸相同，且位置相对应的像素电极对应的连接部的尺寸相同。如此设置，不同显示区的位置相对应的像素电极对应的标准阻值相同。因此，对于不同显示区中位置相对应的像素电极，只需要测一个像素电极的标准阻值即可。
在一个实施例中，在对所述像素电极上的导电材料进行刻蚀之前，所述制备方法进一步包括：
计算各个所述显示区中上方有导电材料的像素电极的数量；
判断是否存在所述显示区的所述数量大于或等于指定值；
若判断结果为是，执行对所述像素电极上的导电材料进行刻蚀的步骤，之后返回所述检测所述像素电极、该像素电极对应的所述导电块及该像素电极对应的连接部的总阻值的步骤；
若判断结构为否，形成位于所述像素电极上方的发光结构、以及位于所述发光结构上方的公共电极，所述发光结构及所述公共电极覆盖所述显示区及所述开孔区，且未覆盖所述测试区。如此，显示区中如果有少量的像素电极上有导电材料残留，对显示效果影响较小，则无需对导电材料进行处理，也有助于简化工艺的复杂度。显示区中上方有导电材料的像素电极的数量大于或等于指定值时，对导电材料进行刻蚀，从而可减小导电材料的残留。
优选的，在所述形成位于所述像素电极上方的发光结构、以及位于所述发光结构上方的公共电极之后，所述制备方法还包括：
沿所述显示面板区域的边界对所述阵列基板进行切割。
根据本申请实施例的第二方面，提供了一种显示基板，所述显示基板包括多个间隔设置的显示面板区域及***区域，所述***区域设有与多个所述显示面板区域一一对应的测试区，每一所述显示面板区域包括显示区及开孔区；每一所述显示区内设有多个像素电极，每一所述测试区内设有与对应的所述显示区的多个像素电极一一对应的导电块；所述导电块与对应的所述像素电极通过连接部电连接。
在一个实施例中，所述连接部包括走线及位于所述走线下方的金属块，所述走线的两端分别与对应的像素电极及导电块电连接，所述金属块与所述走线电连接。相对于连接部仅包括走线的方案，金属块的设置使得连接部的电阻更小，进而使像素电极、对应的连接部及对应的导电块的总阻值更小，则对应的标准阻值也更小。当像素电极上有导电材料残留时，会使检测得到的总阻值与标准阻值的比值更大，有助于提升灵敏度。并且，像素电极、对应的连接部及对应的导电块的总阻值更小时，在使用四探针探测仪检测总阻值时，有助于提升检测的准确度。
在一个实施例中，所述显示基板还包括与多个所述像素电极一一对应的像素电路，所述像素电路包括晶体管和电容；所述晶体管包括半导体层、栅电极、源电极和漏电极，所述像素电极与对应的晶体管的漏电极电连接；所述电容包括上极板和下极板；
优选的，所述走线与所述晶体管的源电极的材料相同，且所述走线与所述晶体管的源电极的部分位于同一层。由于走线与源电极的材料相同，且源电极部分材料与走线位于同一层，则走线与源电极可在同一工艺步骤中形成，走线的制备不会增加额外的工序，有助于降低制备工艺的复杂度。
优选的，所述金属块与所述上极板位于同一层，且所述金属块与所述上极板的材料相同。如此，金属块与电容的上极板可在同一工艺步骤中形成，金属块的制备不会增加额外的工序，有助于降低制备工艺的复杂度。
优选的，所述金属块位于所述测试区。如此，金属块的设置不会增加显示面板区域的结构复杂度。
在一个实施例中，所述导电块与对应的所述像素电极的尺寸相同；
优选的，所述显示面板区域中的多个所述像素电极的密度、与对应的所述测试区内的多个导电块的密度相同；
优选的，多个所述显示面板区域中，不同所述显示面板中位置相对应的像素电极的尺寸相同，且位置相对应的像素电极对应的连接部的尺寸相同。
在一个实施例中，所述显示基板还包括位于所述像素电极上方的发光结构、以及位于所述发光结构上方的公共电极。
本申请实施例提供的显示基板的制备方法及显示基板，显示基板包括多个间隔设置的显示面板区域及与多个显示面板区域一一对应的测试区，每一显示面板区域设有多个像素电极，每一测试区设有多个与对应的显示面板区域一一对应的导电块，导电块与对应的像素电极电连接。通过检测每一像素电极、像素电极对应的导电块及像素电极对应的连接部的总阻值，通过像素电极对应的总阻值及像素电极对应的标准阻值，可判断出像素电极上是否有导电材料，以在像素电极上有导电材料时对导电材料进行刻蚀。可知，本申请实施例提供的显示基板的制备方法及显示基板，可判断像素电极上是否有导电材料，以将像素电极上的导电材料去除，避免导电材料使得显示区的像素发出的光的反射效率降低，且避免像素电极上的残留材料导致相邻的像素电极电连接，从而在控制像素发光时相邻两个像素只能同时发光，而影响显示屏的显示效果。
附图说明
图1是本申请实施例提供的一种显示基板的制备方法的流程图；
图2是本申请实施例提供的一种显示基板的俯视图；
图3是图2所示的显示基板中显示面板区域与对应的测试区的示意图；
图4是本申请实施例提供的显示基板的局部剖视图；
图5时本申请实施例提供的制备阵列基板的流程图；
图6是图4所示的显示基板的中间结构的示意图；
图7为本申请实施例提供的另一种显示基板的制备方法的流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。
正如背景技术中所言，在开孔前在显示屏中像素的像素电极上方形成保护膜层。在开孔后，将保护膜层去除。一般可采用湿刻的方式去除保护膜层，但是由于工艺条件的波动或者刻蚀的后期蚀刻液浓度降低，可能会导致像素电极上保护膜层有残留，使得显示基板的合格率降低。
为解决上述问题，本申请实施例提供了一种显示基板的制备方法及显示基板，其能够很好的解决上述问题。
下面结合附图，对本申请实施例中的显示基板的制备方法及显示基板进行详细说明。在不冲突的情况下，下述的实施例及实施方式中的特征可以相互补充或相互组合。
图1是本申请实施例提供的一种显示基板的制备方法的流程图；图2是本申请实施例提供的一种显示基板的俯视图；图3是图2所示的显示基板中显示面板区域与对应的测试区的示意图；图4是本申请实施例提供的显示基板的局部剖视图；图5时本申请实施例提供的制备阵列基板的流程图；图6是图4所示的显示基板的中间结构的示意图；图7为本申请实施例提供的另一种显示基板的制备方法的流程图。
本申请实施例提供了一种显示基板的制备方法。参见图1，显示基板的制备方法包括如下步骤110至步骤160。
在步骤110中，制备阵列基板。
参见图2，阵列基板100包括多个间隔设置的显示面板区域10及***区域20，***区域20设有与多个显示面板区域10一一对应的测试区21。其中，***区域20可以指的是阵列基板100除显示面板区域10之外的其他区域，***区域20可包括围绕多个显示面板10的边缘区域，也可以包括相邻两个显示面板区域10之间的区域。
每一显示面板区域10包括显示区11及开孔区12。开孔区12可用于放置电子元件。电子元件可包括听筒、光学器件、距离传感器等，其中光学器件包括前置摄像头、红外传感器、红外镜头、泛光感应元件、环境光传感器以及点阵投影器中的至少一种。
参见图3，每一显示区11内设有多个像素电极101，每一测试区21内设有与对应的显示区11的多个像素电极101一一对应的导电块201。测试区21内的各个导电块201与对应的像素电极101通过连接部电连接。
在一个实施例中，参见图4，阵列基板100还包括与多个像素电极101一一对应的像素电路，像素电路包括晶体管102和电容103。晶体管102包括半导体层124、栅电极121、源电极122和漏电极123。电容103包括上极板132和下极板131。参见图5，制备阵列基板的步骤110包括如下步骤111至步骤119。
在步骤111中，提供衬底，衬底包括与多个显示区一一对应的第一区、与多个测试区一一对应的第二区及与多个开孔区一一对应的第三区。
在一个实施例中，衬底31可以是柔性衬底，柔性衬底的材料可为PI(Polyimide，聚酰亚胺)等。在其他实施例中，衬底31可以是刚性衬底，刚性衬底的材料例如可以为玻璃、金属、塑料等。衬底31包括多个与显示区12一一对应的第一区311、与多个测试区21一一对应的第二区312、以及与多个开孔区11一一对应的第三区313。
在一个实施例中，在步骤111之后，制备方法还可包括：在衬底31上形成缓冲层32。缓冲层32的材料例如可以是SiNx、SiO2。缓冲层32在衬底31上的投影覆盖衬底31。
在步骤112中，在衬底上形成晶体管和电容。
在一个实施例中，步骤112可通过如下步骤1121至步骤1124完成。
在步骤1121中，在衬底上形成所述半导体层，半导体层在衬底上的投影位于所述第一区。
参见图4，晶体管102的半导体层124位于缓冲层32上方。半导体层124位于第一区311上方，也即是半导体层124在衬底31上的投影落在第一区311。
在一个实施例中，在步骤1121之后，制备方法还包括：在半导体层124上方形成栅极绝缘层33。栅极绝缘层33在衬底31上的投影覆盖衬底31。
在步骤1122中，在半导体层上形成栅电极和下极板，栅电极和下极板在衬底上的投影位于第一区。
栅电极121与下极板131位于栅极绝缘层33上方，且栅极121位于半导体层124正上方。栅电极121与下极板131的材料可相同，二者可在同一工艺步骤中形成。
在一个实施例中，在步骤1122之后，制备方法还可包括：在栅电极121及下极板131上方形成电容绝缘层34。电容绝缘层34在衬底31上的投影覆盖衬底31。
在步骤1123中，在下极板上形成上极板，上极板在衬底上的投影位于第一区。
上极板132位于电容绝缘层34上方，且与下极板131相对，从而上极板132与下极板131构成电容。
在一个实施例中，在步骤1123之后，制备方法还可包括：在上极板132上方形成层间介质层35。层间介质层35在衬底31上的投影覆盖衬底31。
在步骤1124中，形成源电极及漏电极，源电极及漏电极均与半导体层电连接，且源电极与漏电极在衬底上的投影位于衬底31的第一区311。
在一个实施例中，在步骤1124之前，制备方法还可包括：形成穿透层间介质层35、电容绝缘层34、栅极绝缘层33的接触孔，接触孔暴露部分半导体层124。每一半导体层124上方对应设置有两个接触孔。制备源电极122及漏电极123的同时将接触孔填充，从而使源电极122及漏电极123与半导体层124电连接。
在步骤1124之后，制备方法还可包括：在源电极122及漏电极123上方形成平坦化层36，平坦化层36在衬底31上的投影覆盖第一区311和第三区313，且未覆盖第二区312。
在步骤113中，在晶体管及电容上形成像素电极，像素电极在衬底上的投影位于第一区。
像素电极与晶体管的漏电极123电连接。像素电极101位于平坦化层36上方，平坦化层36上可形成有接触孔，像素电极101通过平坦化层36上的接触孔与漏电极123电连接。
在步骤113之后，制备方法还可包括：在像素电极101上方形成像素限定层37，以及在像素限定层37上方形成支撑柱38。像素限定层37与支撑柱38在衬底31上的投影位于第一区311。像素限定层37上设置有用于暴露部分像素电极101的像素开口371。
在步骤114中，在像素电极上形成导电层，导电层在衬底上的投影覆盖衬底。
在步骤115中，在开孔区对应的位置处进行打孔。
在开孔区11对应的位置处打孔的过程包括：首先将导电层203位于第三区313正上方的部分去除，可采用湿刻工艺去除导电层203位于开孔区11的部分。之后，在开孔区11进行打孔。在一个实施例中，可采用激光的方式进行打孔，以将衬底31位于第三区313的部分及位于第三区313正上方的各个膜层刻蚀掉。
在步骤116中，对导电层进行刻蚀，以将位于所述第一区上方的导电层去除，且位于第二区上方的导电层形成多个导电块。
在步骤116执行后，可得到如图6所示的显示基板。
在一个实施例中，可采用湿刻工艺对位于第一区131上方及位于第二区132上方的导电层203进行刻蚀。
导电层203位于显示区12的部分可在打孔的过程中对位于显示区12上方的其他膜层起到保护作用，防止在打孔的过程中损坏显示区12的膜层。位于测试区21的导电层203可用于制备导电块201。也即是，显示区12中用以起到保护作用的膜层与测试区21中用以制备导电块201的膜层同时形成，有助于降低制备工艺复杂度。在其他实施例中，显示区12中用以起到保护作用的膜层与测试区21中用以制备导电块201的膜层也可不同时形成。
在去除第一区131上方的导电层203时，由于工艺条件波动，以及在湿刻工艺的后期蚀刻液的浓度降低，可能会导致导电层203部分残留在像素电极101上方，导电层203在像素电极101上的残留部分也即是上述的导电材料。像素电极101上方有导电材料残留时，会使得像素电极101对像素发出的光的反射降低，进而使得像素的发光亮度降低。残留在像素电极101上的导电层材料也可能使得相邻两个像素电极101电连接，从而使得在控制某一像素发光时，会使得相邻的像素同时发光，影响显示基板的正常显示。
在一个实施例中，连接部301可与源极122、漏极123在同一工艺步骤中形成，从而连接部301的形成不会增加额外的工序，有助于降低制备成本。
在步骤120中，对于每一显示区中的每一像素电极，检测该像素电极、该像素电极对应的导电块及该像素电极对应的连接部的总阻值。
其中，像素电极对应的导电块指的是与像素电极电连接的导电块，像素电极对应的连接部指的是与像素电极连接的连接部。
在一个实施例中，采用四探针探测仪检测像素电极101、与像素电极101对应的导电块201及用于连接二者的连接部301的总阻值。
在步骤130中，计算总阻值与对应的标准阻值之间的差值；标准阻值为像素电极上无导电材料时像素电极、像素电极对应的导电块及像素电极对应的连接部的阻值之和。
在一个实施例中，在步骤130之前，制备方法还包括：检测每一显示区12中各个像素电极上无导电材料残留时像素电极、像素电极与对应的导电块及像素电极对应的连接部的阻值之和，也即是像素电极对应的标准阻值。
在一个实施例中，各个显示区中像素电极的排布相同，不同显示区中位置相对应的像素电极的尺寸相同，位置相对应的像素电极对应的导电块的尺寸相同，且位置相对应的像素电极对应的连接部的尺寸相同。其中，连接部的尺寸包括连接部的长度及宽度。本实施例中，“相同”指的是大致相同，包括完全相同的情况，以及差别在一定范围内的情况。如此设置，不同显示区的位置相对应的像素电极对应的标准阻值相同。因此，对于不同显示区中位置相对应的像素电极，只需要测一个像素电极的标准阻值即可。
在一个实施例中，检测显示区中各个像素电极的标准阻值时，可制备一个测试基板，测试基板设有多个测试电极及与多个测试电极一一对应的多个测试导电块，测试电极与对应的测试导电块通过测试连接部电连接。测试基板中测试电极的排布方式与显示区中的像素电极一一对应，测试基板中的多个测试导电块与显示区中的多个导电块一一对应，且测试电极与对应的像素电极的尺寸相同，测试导电块与对应的导电块的尺寸相同，测试电极与对应的测试导电块之间的测试连接部、与对应的连接部的尺寸相同。如此设置，测试电极、测试电极对应的测试导电块及二者之间的连接部的总阻值，等于测试电极对应的像素电极、该像素电极对应的导电块及二者之间的连接部的总阻值。其中，测试电极、测试电极对应的测试导电块及二者之间的连接部的总阻值，也即是该测试电极对应的像素电极对应的标准阻值。
在一个实施例中，导电块201与对应的像素电极101的尺寸相同。该实施例中，导电块201与对应的像素电极101的尺寸相同指的是大致相同，二者尺寸的差值在一定范围内可认为大致相同。如此设置，导电块201的电阻与像素电极101的电阻大致相同，可避免导电块201的电阻太大，而导致像素电极101上有导电材料残留时，计算得到的差值与标准阻值的比值较小，使得比值在阈值范围内，进而使得判断像素电极101上是否有导电材料残留的判断结果有误。
在一个实施例中，显示面板区域中的多个像素电极的密度、与对应的测试区内的多个导电块的密度相同。当然，在其他实施例中，显示面板区域中多个像素电极的密度与对应的测试区的多个导电块的密度也可不同。
在步骤140中，判断差值与标准阻值的比值是否在阈值范围内。
在步骤150中，若判断出比值不在阈值范围内，则确定像素电极上有导电材料。
像素电极101有导电材料残留时，会使得总阻值与标准阻值存在一定的偏差。但是由于存在工艺偏差，会使得像素电极的尺寸、导电块的尺寸及连接部的尺寸中的一个或多个存在一定的偏差，也会导致像素电极对应的总阻值与标准阻值存在一定的偏差。因此，在判断出总阻值与标准阻值的差值与标准阻值的比值不在阈值范围内时，认为像素电极上有导电材料残留。
在一个实施例中，阈值范围可为大于等于-50％且小于等于50％，即阈值范围为[-50％，50％]。也即是，总阻值与标准阻值的差值与标准阻值的比值小于-50％，或者大于50％，则可确定像素电极有导电材料残留。
进一步地，阈值范围为大于等于-20％且小于等于20％，即阈值范围为[-20％，20％]。
进一步地，阈值范围为大于等于-15％且小于等于15％，即阈值范围为[-15％，15％]。
如此，可更精确地检测出像素电极上是否有导电材料残留。
在步骤160中，对像素电极上的导电材料进行刻蚀。
在一个实施例中，可采用湿刻工艺对残留的导电材料进行刻蚀。
在一个实施例中，参见图7，在对像素电极上的导电材料进行刻蚀之前，制备方法进一步包括如下步骤170和步骤180。
在步骤170中，计算各个显示区中上方有导电材料的像素电极的数量。
在步骤180中，判断是否存在显示区的数量大于或等于指定值。若判断结果为是，执行步骤160，并在执行步骤160后返回步骤120；若判断结果为否，执行步骤190。
显示区中如果有少量的像素电极上有导电材料残留，对显示效果影响较小，则无需对导电材料进行处理，也有助于简化工艺的复杂度。在一个实施例中，指定值可根据经验值确定，例如指定值可以是五个，十个等。
在执行步骤160后，执行步骤120的过程中检测每一显示区中各个像素电极、该像素电极对应的导电块及该像素电极对应的连接部的总阻值时，可根据上一次检测的结果，对于确定上方没有导电材料的像素电极，可不再进行检测，只需检测上次检测过程中确定出的上方有导电材料的像素电极对应的总阻值即可。如此，在非第一次执行步骤120时，不需要检测所有的像素电极对应的总阻值，可简化操作的复杂度。
在步骤190中，形成位于像素电极上方的发光结构、以及位于发光结构上方的公共电极，发光结构及公共电极覆盖显示区及开孔区，且未覆盖测试区。
本申请实施例中，像素电极可以是阳极，公共电极可以是阴极。
在一个实施例中，在形成位于像素电极上方的发光结构、以及位于发光结构上方的公共电极之后，制备方法还可包括如下步骤：
沿显示面板区域的边界对阵列基板进行切割。
通过该步骤可得到多个显示基板的成品，一个显示面板区域的各膜层切割后得到一个显示基板。
在一个实施例中，导电层的材质包括氧化铟锌及氧化铟锡中的至少一种。导电层的材质为氧化铟锌及氧化铟锡时，可使得导电层易于去除。并且，由于显示基板一般为大批量制备，导电层的材质为氧化铟锌时，更有助于显示面板的量产。
在一个实施例中，再次参见图6，连接部301包括走线311及位于走线311下方的金属块312，走线311的两端分别与对应的像素电极101及导电块201电连接，金属块312与走线311电连接。相应地，测试连接部也包括走线311及位于走线311下方的金属块312。图示实施例中，走线311与金属块312之间设有层间介质层35，层间介质层35设有通孔，走线311与金属块312通过层间介质层35的通孔电连接。
相对于连接部301仅包括走线311的方案，金属块312的设置使得连接部301的电阻更小，进而使像素电极101、对应的连接部301及对应的导电块201的总阻值更小，则对应的标准阻值也更小。当像素电极101上有导电材料残留时，会使检测得到的总阻值与标准阻值的比值更大，有助于提升灵敏度。并且，像素电极101、对应的连接部301及对应的导电块201的总阻值更小时，在使用四探针探测仪检测总阻值时，有助于提升检测的准确度。
在一个实施例中，走线311与晶体管102的源电极122及漏电极123在同一工艺步骤中形成。如此，走线311的形成不会增加额外的工序，有助于降低制备工艺的复杂度。
在一个实施例中，金属块312与上极板132在同一工艺步骤中形成。如此，金属块312的形成不会增加额外的工序，有助于降低制备工艺的复杂度。
在一个实施例中，金属块312在衬底上的投影位于第二区312。如此，金属块312的设置不会增加显示面板区域的结构复杂度。
本申请实施例提供的显示基板的制备方法，阵列基板包括多个间隔设置的显示面板区域及与多个显示面板区域一一对应的测试区，每一显示面板区域设有多个像素电极，每一测试区设有多个与对应的显示面板区域一一对应的导电块，导电块与对应的像素电极电连接；通过检测每一像素电极、像素电极对应的导电块及像素电极对应的连接部的总阻值，通过像素电极对应的总阻值及像素电极对应的标准阻值，可判断出像素电极上是否有导电材料；在像素电极上有导电材料时对导电材料进行刻蚀。可知，本申请实施例提供的显示基板的制备方法可使得像素电极上无导电材料残留，避免像素电极上有导电材料残留时导致像素电极使得像素发出的光的反射效率降低，也可避免像素电极上的残留材料导致相邻的像素电极电连接，从而在控制像素发光时相邻两个像素只能同时发光，影响显示屏的显示效果。
本申请实施例还提供了一种显示基板。参见图1、图2和图6，显示基板包括多个间隔设置的显示面板区域10及***区域20，***区域20设有与多个显示面板区域10一一对应的测试区21。每一显示面板区域10包括显示区11及开孔区12。每一显示区11内设有多个像素电极101，每一测试区21内设有与对应的显示区11的多个像素电极101一一对应的导电块201。导电块201与对应的像素电极101通过连接部301电连接。
本申请实施例提供的显示基板，显示基板包括多个间隔设置的显示面板区域及与多个显示面板区域一一对应的测试区，每一显示面板区域设有多个像素电极，每一测试区设有多个与对应的显示面板区域一一对应的导电块，导电块与对应的像素电极电连接。本申请实施例提供的显示基板，可检测每一像素电极、像素电极对应的导电块及像素电极对应的连接部的总阻值，根据总阻值可判断像素电极上是否有导电材料残留，以在像素电极上有导电材料时对导电材料进行刻蚀，避免像素电极上有导电材料残留而导致像素电极使得像素发出的光的反射效率降低，也可避免像素电极上的残留材料导致相邻的像素电极电连接，从而在控制像素发光时相邻两个像素只能同时发光，影响显示屏的显示效果。
在一个实施例中，所述显示基板还包括与多个所述像素电极101一一对应的像素电路，像素电路包括晶体管102和电容103。晶体管102包括半导体层124、栅电极121、源电极122和漏电极123，像素电极101与对应的晶体管102的漏电极123电连接。电容103包括上极板132和下极板131。
在一个实施例中，连接部301包括走线311及位于走线311下方的金属块312，走线311的两端分别与对应的像素电极101及导电块201电连接，金属块312与走线311电连接。
在一个实施例中，走线311与晶体管102的源电极122的材料相同，且走线311与晶体管102的源电极122的部分位于同一层。走线311与晶体管102的源电极122的上部位于同一层。由于走线311与源电极122的材料相同，且源电极122部分材料与走线311位于同一层，则走线311与源电极122可在同一工艺步骤中形成，走线311的制备不会增加额外的工序，有助于降低制备工艺的复杂度。
在一个实施例中，金属块312与电容103的上极板132位于同一层，且金属块312与上极板132的材料相同。如此，金属块312与电容103的上极板132可在同一工艺步骤中形成，金属块312的制备不会增加额外的工序，有助于降低制备工艺的复杂度。
在一个实施例中，金属块312位于测试区。
在一个实施例中，导电块201与对应的像素电极101的尺寸相同。
在一个实施例中，显示面板区域10中的多个像素电极101的密度、与对应的测试区21内的多个导电块201的密度相同。
在一个实施例中，多个显示面板区域10中，不同显示面板10中位置相对应的像素电极101的尺寸相同，且位置相对应的像素电极101对应的连接部301的尺寸相同。
在一个实施例中，显示基板还包括位于像素电极101上方的发光结构、以及位于发光结构上方的公共电极。
对于产品实施例而言，由于其基本对应于制备方法的实施例，所以相关细节及有益效果的描述参见制备方法实施例的部分说明即可，不再进行赘述。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。