阅读说明：本技术 数据存储装置及数据存储装置的操作方法 (Data storage device and operation method of data storage device ) 是由 金真洙 姜玟求 于 2019-07-31 设计创作，主要内容包括：本发明提供了一种数据存储装置。该数据存储装置可包括：非易失性存储器装置；以及控制器,控制非易失性存储器装置的读取操作,其中控制器包括：存储器,存储工作负载模式信息；以及处理器,基于工作负载模式信息检查第一时段中的工作负载模式,并且根据第一时段中的工作负载模式来判定在第一时段之后的第二时段中待执行的读取模式。(The invention provides a data storage device. The data storage device may include: a non-volatile memory device; and a controller controlling a read operation of the nonvolatile memory device, wherein the controller includes: a memory to store workload pattern information; and a processor checking a workload pattern in the first period based on the workload pattern information, and determining a read mode to be performed in a second period subsequent to the first period according to the workload pattern in the first period.)

数据存储装置及数据存储装置的操作方法

相关申请的交叉引用

本申请要求于2018年8月3日向韩国知识产权局提交的申请号为10-2018-0090862的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。

技术领域

本公开的各个实施例总体涉及一种半导体装置，并且更具体地，涉及一种数据存储装置及数据存储装置的操作方法。

背景技术

近来，计算环境范例已经转变成可以随时随地使用计算机系统的普适计算。因此，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经迅速增加。这种便携式电子装置通常使用利用存储器装置的数据存储装置。数据存储装置用于存储在便携式电子装置中使用的数据。

由于使用存储器装置的数据存储装置没有机械驱动器，因此数据存储装置具有优异的稳定性和耐用性、高信息访问速度以及低功耗。具有这些优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(UFS)装置和固态驱动器(SSD)。

发明内容

各个实施例涉及一种能够根据工作负载选择性地执行高速缓存读取操作和普通读取操作的数据存储装置以及数据存储装置的操作方法。

在实施例中，一种数据存储装置可以包括：非易失性存储器装置；以及控制器，被配置成控制非易失性存储器装置的读取操作，其中控制器包括：存储器，被配置成存储工作负载模式信息；以及处理器，被配置成基于工作负载模式信息检查第一时段中的工作负载模式，并且根据第一时段中的工作负载模式来判定在第一时段之后的第二时段中待执行的读取模式。

在实施例中，一种数据存储装置的操作方法可以包括：基于工作负载模式信息检查第一时段中的工作负载模式，以及根据第一时段中的工作负载模式来判定在第一时段之后的第二时段中待执行的读取模式。

在实施例中，一种数据存储装置可以包括非易失性存储器装置；以及控制器，被配置成当非易失性存储器装置在先前时段期间仅对单个大小的数据块执行设定次数的读取操作时，控制非易失性存储器装置在当前时段期间执行高速缓存读取操作。

附图说明

图1示出根据实施例的数据存储装置的配置。

图2示出诸如图1的存储器的配置。

图3示出闪存转换层(FTL)。

图4示出被设置成检测工作负载模式的时段。

图5示出工作负载模式信息。

图6A示出根据工作负载模式来判定在后续时段中执行哪种读取操作的进程。

图6B和图6C分别示出普通读取操作和高速缓存读取操作。

图7示出根据实施例的数据存储装置的操作方法。

图8示出根据实施例的包括固态驱动器(SSD)的数据处理系统。

图9示出诸如图8中所示的控制器。

图10示出根据实施例的包括数据存储设备的数据处理系统。

图11示出根据实施例的包括数据存储设备的数据处理系统。

图12示出根据实施例的包括数据存储设备的网络系统。

图13是示出根据实施例的包括在数据存储设备中的非易失性存储器装置。

具体实施方式

下面参照附图通过各个实施例来描述根据本公开的数据存储装置以及数据存储装置的操作方法。在整个说明书中，对“实施例”等的参考不一定仅针对一个实施例，并且对任意这种短语的不同参考不一定针对相同的实施例。

将理解的是，虽然术语“第一”、“第二”、“第三”等可以在本文使用以描述各个元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。

将进一步理解的是，当元件被称为“连接至”或“联接至”另一元件时，该元件可以直接在另一元件上、直接连接至或直接联接至另一元件，或者可以存在一个或多个中间元件。另外，还将理解的是，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。除非另有声明或上下文另有说明，否则无论是直接还是间接连接/联接，两个元件之间的通信可以是有线的或无线的。

除非上下文另有清楚地说明，否则如本文使用的，单数形式也可以包括复数形式，反之亦然。除非另有说明或上下文清楚地指向单数形式，否则如本申请和所附权利要求书中使用的冠词“一”和“一个”通常应被解释为表示“一个或多个”。

将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，说明所陈述元件的存在，并且不排除一个或多个其它元件的存在或添加。如本文使用的，术语“和/或”包括一个或多个相关所列项目的任意和全部组合。

图1示出根据实施例的数据存储装置10的配置。

参照图1，数据存储装置10可以存储由诸如下列的主机装置20访问的数据：移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV或车载信息娱乐系统。数据存储装置10也可被称为存储器系统。

根据联接至主机装置20的接口协议，数据存储装置10可以被配置为各种存储装置中的任意一种。例如，数据存储装置10可以被配置为下列中的任意一种：固态驱动器(SSD)，诸如eMMC、RS-MMC或微型MMC的多媒体卡(MMC)，诸如迷你SD或微型SD的安全数字(SD)卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，***组件互连(PCI)卡型存储装置，PCI高速(PCI-E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡和记忆棒。

数据存储装置10可以被制造为诸如下列的各种类型封装中的任意一种：堆叠式封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。

数据存储装置10可以包括非易失性存储器装置100和控制器200。

非易失性存储器装置100可以作为数据存储装置10的存储介质而操作。根据存储器单元，非易失性存储器装置100可以被配置为诸如下列的各种类型的非易失性存储器装置中的任意一种：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PRAM)以及使用过渡金属氧化物的电阻式随机存取存储器(ReRAM)。

图1示出数据存储装置10包括一个非易失性存储器装置100，但是这仅是示例。数据存储装置10可以包括多个非易失性存储器装置，并且本发明也可以以相同的方式应用于包括多个非易失性存储器装置的数据存储装置10。

非易失性存储器装置100可以包括存储器单元阵列(未示出)，该存储器单元阵列具有布置在多个位线(未示出)和多个字线(未示出)之间的各个交叉点处的多个存储器单元。存储器单元阵列可以包括多个存储块，存储块中的每一个可以包括多个页面。

例如，存储器单元阵列的存储器单元中的每一个可以被配置为存储1位数据的单层单元(SLC)或者存储2位或更多位数据的多层单元(MLC)。MLC可以存储2位数据、3位数据、4位数据或更多位数据。通常，存储2位数据的存储器单元可以被称为MLC，存储3位数据的存储器单元可以被称为三层单元(TLC)并且存储4位数据的存储器单元可以被称为四层单元(QLC)。然而在本说明书中，为了方便起见，存储2位数据至存储4位数据的存储器单元可以被统称为MLC。

存储器单元阵列110可以包括SLC和MLC中的一个或多个。此外，存储器单元阵列110可以包括具有二维水平结构的存储器单元或具有三维垂直结构的存储器单元。

控制器200可以通过驱动被加载至存储器230的固件或软件来控制数据存储装置10的全部操作。控制器200可以解码并驱动基于代码的指令或算法，诸如固件或软件。控制器200可以硬件或硬件和软件的组合来实施。

控制器200可以包括主机接口210、处理器220、存储器230和存储器接口240。虽然未在图1中示出，但是控制器200可以进一步包括错误校正码(ECC)引擎，该ECC引擎通过对从主机装置提供的写入数据执行ECC编码来生成奇偶校验数据，并且使用奇偶校验数据对从非易失性存储器装置100读取的读取数据执行ECC解码。

主机接口210可以响应于主机装置20的协议来接口连接主机装置20和数据存储装置10。例如，主机接口210可以通过下列协议中的任意一种与主机装置20通信：USB(通用串行总线)、UFS(通用闪存)、MMC(多媒体卡)、PATA(并行高级技术附件)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、SAS(串列SCSI)、PCI(***组件互连)和PCI-e(高速PCI)。

处理器220可以包括微控制单元(MCU)和/或中央处理单元(CPU)。处理器220可以处理从主机装置20传送的请求。为了处理从主机装置20传送的请求，处理器220可以驱动被加载至存储器230的基于代码的指令或算法，即固件并且控制非易失性存储器装置100和诸如主机接口210、存储器230和存储器接口240的内部功能块。

处理器220可以基于从主机装置20传送的请求来生成用于控制非易失性存储器装置100的操作的控制信号，并且通过存储器接口240将生成的控制信号提供至非易失性存储器装置100。

存储器230可以被配置为诸如动态RAM(DRAM)或静态RAM(SRAM)的随机存取存储器。存储器230可以存储由处理器220驱动的固件。此外，存储器230可以存储驱动固件所需的数据，例如元数据。也就是说，存储器230可以作为处理器220的工作存储器而操作。

存储器230可以包括数据缓冲器，该数据缓冲器用于临时存储待从主机装置20传送至非易失性存储器装置100的写入数据，或者待从非易失性存储器装置100传送至主机装置20的读取数据。也就是说，存储器230可以作为缓冲存储器而操作。

存储器接口240可以在处理器220的控制下控制非易失性存储器装置100。存储器接口240也可以被称为存储器控制器。存储器接口240可以将控制信号提供至非易失性存储器装置100。控制信号可以包括用于控制非易失性存储器装置100的命令、地址和操作控制信号。存储器接口240可以将存储在数据缓冲器中的数据提供至非易失性存储器装置100或者将从非易失性存储器装置100传送的数据存储在数据缓冲器中。

图2示出根据实施例的图1的存储器230。

参照图2，存储器230可以包括存储闪存转换层(FTL)的第一区域R1和用作命令队列CMDQ的第二区域R2，该命令队列CMDQ用于对与从主机装置20提供的请求对应的一个或多个命令进行排队。然而，除了图2中所示的区域之外，存储器230可以包括用于各种其它用途的区域，诸如用作临时存储写入数据的写入数据缓冲器的区域、用作临时存储读取数据的读取数据缓冲器的区域、以及用作高速缓存映射数据的映射高速缓存缓冲器的区域。

存储器230可以包括存储系统数据或元数据的区域(未示出)。工作负载模式信息WLPI可以存储在存储器230中的、系统数据或元数据所存储的区域中。下面将参照图5详细地描述工作负载模式信息WLPI。

当非易失性存储器装置100被配置为闪速存储器装置时，处理器220可以控制非易失性存储器装置100的固有(unique)操作，并且驱动FTL以提供与主机装置20的装置兼容性。当驱动FTL时，数据存储装置10可以被主机装置20识别为并且用作诸如硬盘的通用数据存储装置。

存储在存储器230的第一区域R1中的FTL可以包括用于执行各种功能的模块和用于驱动各个模块所需的元数据。FTL可以被存储在非易失性存储器装置100的系统区域(未示出)中。当数据存储装置10被通电时，可以从非易失性存储器装置100的系统区域读取FTL并且将FTL加载至存储器230的第一区域R1。

图3示出根据实施例的FTL。

参照图3，FTL可以包括工作负载检测模块(WLDM)310等，但是不特别地限于此。虽然图3仅示出工作负载模式信息WLPI，但是对于本领域技术人员来说显而易见的是，FTL进一步可以包括各种功能模块，诸如垃圾收集模块、耗损均衡模块、坏块管理模块、地址映射模块、写入模块、读取模块和映射模块。

WLDM 310可以检测设定时段中的工作负载模式。WLDM 310可以基于检测到的工作负载模式来更新存储在存储器230中的工作负载模式信息WLPI。WLDM 310可以通过参考工作负载模式信息WLPI来判定在后续时段中执行高速缓存读取操作还是执行普通读取操作，并且向处理器220提供与判定结果对应的读取控制信号。在本实施例中，WLDM 310可以通过处理器220的控制而被驱动。在本实施例中，将以WLDM 310被包括在FTL中的配置作为示例进行描述。然而，WLDM 310可以硬件或硬件和软件的组合来配置。

图4示出被设置成检测工作负载模式的时段，并且图5示出工作负载模式信息WLPI。

通过示例的方式，图4仅示出第一时段至第三时段。然而，时段的数量不是特别地限于三个，而是可以随着时间流逝而增加。在图4中，“t”可以指示当前时间点，并且“t-1”可以指示当前时间点之前的时间点。此外，“t+1”可以指示当前时间点之后的时间点，“t+2”可以指示“t+1”之后的时间点。相邻时间点之间的时间可以是固定的。例如，相邻时间点可以隔开设定时间。然而，本发明不限于这种配置。在另一实施例中，相邻时间点之间的时间间隔可以不同。

在时间点“t”，处理器220可以驱动WLDM 310以检测在从时间点“t-1”到时间点“t”的第一时间段的工作负载模式。例如，工作负载模式可以包括诸如以下的各种信息片段：在相应时段中提供至非易失性存储器装置100的命令的类型、提供至非易失性存储器装置100的数据块的大小以及队列深度。然而，工作负载模式不特别地限于上述信息。

例如，WLDM 310可以检测在相应时段，例如第一时段中提供至非易失性存储器装置100的命令全部为读取命令还是全部为写入命令还是为读取命令和写入命令的混合。WLDM 310可以检测在相应时段，例如第一时段中提供至非易失性存储器装置100的数据块的大小是一个大小还是多个大小。此外，WLDM 310可以检测在相应时段，例如第一时段中在命令队列CMDQ中排队的命令的数量，即队列深度是否大于或等于阈值。

当在第一时段中提供至非易失性存储器装置100的命令全部为读取命令时，WLDM310可以将图5中所示的工作负载模式信息WLPI的第一字段(仅读取CMD)设置为“设置(1)”状态。当在第一时段中提供至非易失性存储器装置100的数据块的大小全部相同时，WLDM310可以将工作负载模式信息WLPI的第二字段(一种类型的块大小)设置为“设置(1)”状态。此外，当在第一时段中在命令队列CMDQ中排队的命令的数量，即队列深度大于或等于阈值时，WLDM 310可以将工作负载模式信息WLPI的第三字段(阈值以上的队列深度)设置为“设置(1)”状态。

工作负载模式信息WLPI可以用作用于确定在后续时段中执行高速缓存读取操作更高效还是执行普通读取操作更高效的参考信息。

图6A示出根据在现有时段中的工作负载模式来判定在后续时段中执行哪种读取操作的进程，图6B示出普通读取操作并且图6C示出高速缓存读取操作。

如图6A所示，当工作负载模式信息WLPI的第一字段(仅读取CMD)、第二字段(一种类型的块大小)和第三字段(阈值以上的队列深度)全部被设置为“设置(1)”状态时，WLDM310可以确定在后续时段中执行高速缓存读取操作是高效的。当工作负载模式信息WLPI的所有字段被设置为“设置(1)”状态时，它可以指示在先前时段(即第一时段)期间仅对相同大小的数据块执行了读取操作。在这种情况下，WLDM 310可以确定在后续时段中将很大可能仅执行针对相同大小的数据块的读取操作。

当在当前时段中执行针对相同大小的数据块的读取操作时，在后续时段中执行高速缓存读取操作比执行普通读取操作更高效。因此，WLDM 310可以判定在后续时段中对从主机装置20接收的读取请求执行高速缓存读取操作。此外，WLDM 310可以向处理器220提供与判定结果对应的读取控制信号，即高速缓存读取控制信号，并且处理器220可以控制非易失性存储器装置100在后续时段中执行高速缓存读取操作作为读取操作。

当工作负载模式信息WLPI的第一字段(仅读取CMD)、第二字段(一种类型的块大小)和第三字段(阈值以上的队列深度)中的一个或多个被设置为“重置(0)”状态时，WLDM310可以确定在后续时段中执行普通读取操作是高效的。当工作负载模式信息WLPI的“仅读取CMD”被设置为“重置(0)”状态时，它可以指示在先前时段，即第二时段期间执行了读取操作和写入操作两者；当“一种类型的块大小”被设置为“重置(0)”状态时，它可以指示对不同大小的数据块执行了操作，并且当“阈值以上的队列深度”被设置为“重置(0)”状态时，它可以指示从主机装置20接收到较少数量的请求。根据哪个(哪些)字段被设置为“重置(0)”状态，WLDM 310可以确定在后续时段中将执行读取操作和写入操作、将对不同大小的数据块执行操作或者将从主机装置20接收较少数量的请求。

在这种情况下，由于执行普通读取操作比执行高速缓存读取操作更高效，因此WLDM 310可以判定在后续时段中对从主机装置20接收的读取请求执行普通读取操作。WLDM310可以向处理器220提供与判定结果对应的读取控制信号，即普通读取控制信号，并且处理器220可以控制非易失性存储器装置100在后续时段中执行普通读取操作作为读取操作。

参照图6B，普通读取操作将描述如下。当控制器200将普通读取命令CMD_NR传送至非易失性存储器装置100(①)时，非易失性存储器装置100的控制逻辑(未示出)可以从存储器单元阵列读取与普通读取命令CMD_NR对应的数据DATA，并且将读取数据存储在页面缓冲器中(②)。存储在页面缓冲器中的数据DATA可以通过高速缓存缓冲器和输入/输出电路而输出至控制器200(③)。也就是说，普通读取操作可以包括响应于一个读取命令而从存储器单元阵列读取数据，并且将读取数据输出至控制器的一系列进程。

参照图6C，高速缓存读取操作将描述如下。当控制器200将第一高速缓存读取命令CMD_CR1传送至非易失性存储器装置100(①)时，非易失性存储器装置100的控制逻辑可以从存储器单元阵列读取与第一高速缓存读取命令CMD_CR1对应的数据(例如第一数据DATA1)，并且将读取数据存储在页面缓冲器中(②)。当存储在页面缓冲器中的第一数据DATA1被传送至高速缓存缓冲器(③)时，可以完成第一高速缓存读取命令CMD_CR1的处理。

然后，当控制器200将第二高速缓存读取命令CMD_CR2传送至非易失性存储器装置100(④)时，非易失性存储器装置100的控制逻辑可以从存储器单元阵列读取与第二高速缓存读取命令CMD_CR2对应的数据(例如第二数据DATA2)，并且将读取数据存储在页面缓冲器中(⑤)。同时，控制逻辑可以通过输入/输出电路将存储在高速缓存缓冲器中的第一数据DATA1输出至控制器200(⑤)。

图6C示出当第一高速缓存读取命令CMD_CR1的处理完成时，控制器200将第二高速缓存读取命令CMD_CR2传送至非易失性存储器装置100。然而，控制器200传送第二高速缓存读取命令CMD_CR2的时间不特别地限于此。例如，控制器200传送第二高速缓存读取命令CMD_CR2的时间可以与第一数据DATA1从页面缓冲器传送至高速缓存缓冲器的时间重叠，或者在传送第一数据DATA1之前。

也就是说，高速缓存读取操作可以包括响应于一个读取命令从存储器单元阵列读取数据，并且同时地将与先前读取命令对应的数据输出至控制器的一系列进程。因此，高速缓存读取操作可以表现出比普通读取操作更高的读取性能。

然而，由于高速缓存读取操作将当前读取的数据存储在高速缓存缓冲器中，同时将高速缓存在高速缓存缓冲器中的先前数据输出至控制器，因此当从控制器提供的下一命令不是读取命令时，必须首先向非易失性存储器装置提供用于输出存储在高速缓存缓冲器中的数据的单独命令，然后向非易失性存储器装置提供下一命令。因此，高速缓存读取操作可当读取命令被连续提供时更高效，并且当读取命令和写入命令被混合并提供时可能比普通读取操作更低效。

在实施例中，可以根据后续时段中的工作负载模式来判定执行多种类型读取操作中的哪一种，这可以提高读取性能，其中基于先前时段中的工作负载模式来估计后续时段中的工作负载模式。

图7示出根据实施例的数据存储装置的操作方法。在描述这种方法时，除了图7之外，还可以参考图1至图6中的一个或多个。

在步骤S701中，控制器200的处理器220可以驱动WLDM 310以检查先前时段，即第一时段的工作负载模式信息WLPI。

虽然未在图7中示出，但是处理器220可以在第一时段结束的时间点“t”处驱动WLDM 310，以便检测从时间点“t-1”至时间点”t”的第一时段中的工作负载模式。由于上面已经描述了工作负载模式和检测方法，因此此处省略它们的进一步描述。WLDM 310可以基于检测到的先前时段中的工作负载模式来更新针对工作负载模式信息WLPI的各个字段而设置的值。

在步骤S703中，WLDM 310可以基于针对工作负载模式信息WLPI的各个字段而设置的值来确定是否满足高速缓存读取条件。例如，当工作负载模式信息WLPI的第一字段(仅读取CMD)、第二字段(一种类型的块大小)和第三字段(阈值以上的队列深度)全部被设置为“设置(1)”状态时，WLDM 310可以确定满足高速缓存读取条件。当满足高速缓存读取条件(即在步骤S703中为“是”)时，进程可以进行至步骤S705。另一方面，当不满足高速缓存读取条件(即在步骤S703中为“否”)时，进程可以进行至步骤S707。

在步骤S705中，WLDM 310可以向处理器220提供指示满足高速缓存读取条件的读取控制信号，并且处理器220可以将高速缓存读取命令传送至非易失性存储器装置100以在后续时段中执行高速缓存读取操作。

在步骤S707中，WLDM 310可以向处理器220提供指示不满足高速缓存读取条件的读取控制信号，并且处理器220可以检查在先前时段中传送的最后读取命令是否是高速缓存读取命令。如果是(即在步骤S707中为“是”)，则进程可以进行至步骤S709。另一方面，当在先前时段中传送的最后读取命令不是高速缓存读取命令时(即在步骤S707中为“否”)，则进程可以进行至步骤S711。

在步骤S709中，处理器220可以控制非易失性存储器装置100输出高速缓存在非易失性存储器装置100的高速缓存缓冲器(未示出)中的读取数据。

在步骤S711中，处理器220可以在后续时段中将普通读取命令传送至非易失性存储器装置100。

在步骤S705和S711之后，可以再次执行步骤S701。

根据本发明的实施例，数据存储装置被配置成检测在设置时段期间的工作负载模式，并且基于检测到的工作负载模式选择性地执行高速缓存读取操作和普通读取操作中的一个。

也就是说，数据存储装置可以当高速缓存读取操作具有优势时执行高速缓存读取操作，并且当普通读取操作具有优势时执行普通读取操作。因此，可以最大化数据存储装置的性能。

图8示出根据实施例的包括固态驱动器(SSD)的数据处理系统。参照图8，数据处理系统2000可以包括主机设备2100和SSD 2200。

SSD 2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。

控制器2210可以控制SSD 2220的全部操作。

缓冲存储器装置2220可以临时存储待被存储在非易失性存储器装置2231至223n中的数据。缓冲存储器装置2220可以临时存储从非易失性存储器装置2231至223n读取的数据。根据控制器2210的控制，临时存储在缓冲存储器装置2220中的数据可被传输至主机设备2100或非易失性存储器装置2231和223n。

非易失性存储器装置2231至223n可以用作SSD 2200的存储介质。非易失性存储器装置2231至223n可以通过多个通道CH1至CHn联接至控制器2210。一个或多个非易失性存储器装置可以联接至一个通道。联接至一个通道的非易失性存储器装置可联接至相同的信号总线和相同的数据总线。

电源2240可以将通过电源连接器2260输入的电力PWR提供至SSD 2200的内部。电源2240可包括辅助电源2241。辅助电源2241可以供应电力，使得即使发生突然断电SSD2200也正常终止。辅助电源2241可以包括能够充电电力PWR的大容量电容器。

主机接口2210可以通过信号连接器2250与主机设备2100交换信号SGL。信号SGL可包括命令、地址、数据等。根据主机设备2100和SSD 2200之间的接口连接方法，信号连接器2250可以被配置为各种类型的连接器中的任意一种。

图9示出图8的控制器2210。参照图9，控制器2210可以包括主机接口2211、控制组件2212、随机存取存储器(RAM)2213、错误校正码(ECC)组件2214和存储器接口2215。

主机接口2211可以根据主机设备2100的协议执行主机设备2100和SSD 2200之间的接口连接。例如，主机接口2211可通过下列中的任意一个与主机设备2100通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、***组件互连(PCI)协议、高速PCI(PCI-E)协议和通用闪存(UFS)协议。主机接口2211可以执行磁盘仿真功能，即主机设备2100将SSD 2200识别为通用数据存储设备，例如硬盘驱动器HDD。

控制组件2212可以分析并处理从主机设备2100输入的信号SGL。控制组件2212可以根据用于驱动SSD 2200的固件和/或软件来控制内部功能块的操作。RAM 2213可以作为用于驱动固件或软件的工作存储器而操作。

ECC组件2214可以生成用于待传送至非易失性存储器装置2231至223n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置2231至223n中。ECC组件2214可以基于奇偶校验数据来检测从非易失性存储器装置2231至223n读取的数据的错误。当检测到的错误处于可校正范围内时，ECC组件2214可以校正检测到的错误。

存储器接口2215可以根据控制组件2212的控制，将诸如命令和地址的控制信号提供至非易失性存储器装置2231至223n。存储器接口2215可以根据控制组件2212的控制来与非易失性存储器装置2231至223n交换数据。例如，存储器接口2215可以将存储在缓冲存储器装置2220中的数据提供至非易失性存储器装置2231至223n，或将从非易失性存储器装置2231至223n读取的数据提供至缓冲存储器装置2220。

图10示出根据实施例的包括数据存储设备的数据处理系统。参照图10，数据处理系统3000可以包括主机设备3100和数据存储设备3200。主机设备和数据存储设备也可被分别称为主机装置和数据存储装置。

主机设备3100可以以诸如印刷电路板(PCB)的板形式来配置。虽然图10中未示出，但是主机设备3100可以包括被配置成执行主机设备3100的功能的内部功能块。

主机设备3100可以包括连接端子3110，诸如插座、插槽或连接器。数据存储设备3200可以安装在连接端子3110上。

数据存储设备3200可以以诸如PCB的板形式来配置。数据存储设备3200也可被称为存储器模块或存储卡。数据存储设备3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。

控制器3210可以控制数据存储设备3200的全部操作。控制器3210可以具有与图9中所示的控制器2210相同的配置。

缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3231和3232中的数据。缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。根据控制器3210的控制，临时存储在缓冲存储器装置3220中的数据可被传输至主机设备3100或非易失性存储器装置3231和3232。

非易失性存储器装置3231和3232可以用作数据存储设备3200的存储介质。

PMIC 3240可以将通过连接端子3250输入的电力提供至数据存储设备3200的内部组件。PMIC 3240可以根据控制器3210的控制来管理数据存储设备3200的电力。

连接端子3250可以联接至主机设备3100的连接端子3110。诸如命令、地址、数据和电力的信号可以通过连接端子3250而在主机设备3100和数据存储设备3200之间传输。根据主机设备3100和数据存储设备3200之间的接口连接方法，可以各种形式配置连接端子3250。连接端子3250可被布置在数据存储设备3200的任意一侧上。

图11示出根据实施例的包括数据存储设备的数据处理系统。参照图11，数据处理系统4000可以包括主机设备4100和数据存储设备4200。

主机设备4100可以以诸如PCB的板形式来配置。虽然图11中未示出，但是主机设备4100可以包括被配置成执行主机设备4100的功能的内部功能块。

数据存储设备4200可以以表面安装封装的形式来配置。数据存储设备4200可以通过焊球4250而安装在主机设备4100上。数据存储设备4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。

控制器4210可以控制数据存储设备4200的全部操作。控制器4210可以被配置成具有与图9中所示的控制器2210相同的配置。

缓冲存储器装置4220可以临时存储待被存储在非易失性存储器装置4230中的数据。缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。通过控制器4210的控制，临时存储在缓冲存储器装置4220中的数据可以被传输至主机设备4100或非易失性存储器装置4230。

非易失性存储器装置4230可以用作数据存储设备4200的存储介质。

图12示出根据实施例的包括数据存储设备的网络系统5000。参照图12，网络系统5000可包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。

服务器系统5300可以响应于多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可以将数据提供至多个客户端系统5410至5430。

服务器系统5300可以包括主机设备5100和数据存储设备5200。数据存储设备5200可以被配置为图1的数据存储装置10、图8的数据存储设备2200、图10的数据存储设备3200或图11的数据存储设备4200。

图13是示出根据实施例的包括在数据存储设备中的非易失性存储器装置。参照图13，非易失性存储器装置100可以包括存储器单元阵列110、行解码器120、列解码器140、数据读取/写入块130、电压生成器150和控制逻辑160。

存储器单元阵列110可以包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。

行解码器120可以通过字线WL1至WLm联接至存储器单元阵列110。行解码器120可以通过控制逻辑160的控制而操作。行解码器120可以解码从外部设备(未示出)提供的地址。行解码器120可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器120可以将从电压生成器150提供的字线电压提供至字线WL1至WLm。

数据读取/写入块130可以通过位线BL1至BLn联接至存储器单元阵列110。数据读取/写入块130可以包括与位线BL1至BLn对应的读取/写入电路RW1至RWn。数据读取/写入块130可以根据控制逻辑160的控制而操作。数据读取/写入块130可以根据操作模式而操作为写入驱动器或读出放大器。例如，在写入操作中，数据读取/写入块130可以操作为被配置成将从外部设备提供的数据存储在存储器单元阵列110中的写入驱动器。在另一示例中，在读取操作中，数据读取/写入块130可以操作为被配置成从存储器单元阵列110读取数据的读出放大器。

列解码器140可以通过控制逻辑160的控制而操作。行解码器140可以解码从外部设备(未示出)提供的地址。列解码器140可以基于解码结果，将数据读取/写入块130的、与位线BL1至BLn对应的读取/写入电路RW1至RWn与数据输入/输出(I/O)线(或数据I/O缓冲器)联接。

电压生成器150可以生成用于非易失性存储器装置100的内部操作的电压。通过电压生成器150生成的电压可以被施加到存储器单元阵列110的存储器单元。例如，在编程操作中生成的编程电压可被施加到待执行编程操作的存储器单元的字线。再例如，在擦除操作中生成的擦除电压可以被施加到待执行擦除操作的存储器单元的阱区。又例如，在读取操作中生成的读取电压可以被施加到待执行读取操作的存储器单元的字线。

控制逻辑160可以基于从外部设备提供的控制信号来控制非易失性存储器装置100的全部操作。例如，控制逻辑160可以控制非易失性存储器装置100的操作，诸如非易失性存储器装置100的读取操作、写入操作和擦除操作。

虽然已经说明并描述各种实施例，但是本领域技术人员根据本公开将理解的是，可以对任何公开的实施例进行各种修改。因此，本发明涵盖落入权利要求书及其等同方案的范围内的所有这些修改。