阅读说明：本技术 一种异质结电池制备方法 (Preparation method of heterojunction battery ) 是由 不公告发明人 于 2019-10-18 设计创作，主要内容包括：本发明公开了一种异质结电池制备方法,异质结电池包括依次顺序设置的栅电极、透明导电层、n型非晶硅层、本征非晶硅层、单晶硅基底、本征非晶硅层、p型非晶硅层、透明导电层及栅电极,制备方法包括：在单晶硅基底的一端面上进行本征非晶硅层的镀膜工艺,翻片,在和单晶硅基底的一端面相对设置的另一端面上进行本征非晶硅层的镀膜工艺,进行n型非晶硅层的镀膜工艺,翻片,进行p型非晶硅层的镀膜工艺。该制备方法可降低掺杂的n或者p型材料污染另外一面没有镀本征非晶硅层的硅片的表面；而且,可更好地匹配各薄膜层镀膜时的工艺温度,从而提升异质结电池的性能。(The invention discloses a preparation method of a heterojunction battery, wherein the heterojunction battery comprises a gate electrode, a transparent conducting layer, an n-type amorphous silicon layer, an intrinsic amorphous silicon layer, a monocrystalline silicon substrate, an intrinsic amorphous silicon layer, a p-type amorphous silicon layer, a transparent conducting layer and a gate electrode which are sequentially arranged, and the preparation method comprises the following steps: the method comprises the steps of performing a film coating process of an intrinsic amorphous silicon layer on one end face of a monocrystalline silicon substrate, turning a wafer, performing a film coating process of an intrinsic amorphous silicon layer on the other end face opposite to one end face of the monocrystalline silicon substrate, performing a film coating process of an n-type amorphous silicon layer, turning a wafer, and performing a film coating process of a p-type amorphous silicon layer. The preparation method can reduce the pollution of the doped n-type or p-type material on the surface of the silicon chip of which the other surface is not plated with the intrinsic amorphous silicon layer; moreover, the process temperature of each thin film layer during film coating can be better matched, so that the performance of the heterojunction battery is improved.)

一种异质结电池制备方法

技术领域

本发明涉及电池制造技术领域，具体涉及一种异质结电池制备方法。

背景技术

异质结电池包括单晶硅基底、分别设置在单晶硅基底的相对两端面上的本征非晶硅层、分别设置在两面的本征非晶硅层上的p型非晶硅层和n型非晶硅层、分别设置在p型非晶硅层和n型非晶硅层上的透明导电层以及分别设置在两面的透明导电层上的栅电极。

现有技术中，异质结电池制备时，为了减少异质结电池翻片可能造成的损伤，一般都是在硅片的一面完成所有薄膜层镀膜工艺之后，电池片上下翻转，在另一面再进行镀膜工艺，即电池片制备过程中只翻片一次。但是这种制备方法中掺杂的n或者p型材料不可避免的会污染另外一面没有镀本征非晶硅层的硅片的表面，从而对异质结电池的性能造成影响。

发明内容

本发明的目的是针对现有技术中的问题，提供一种改进的异质结电池制备方法。

为达到上述目的，本发明采用的技术方案是：

一种异质结电池制备方法，异质结电池包括单晶硅基底、分别设置在所述单晶硅基底的相对两端面上的本征非晶硅层、分别设置在两面的所述本征非晶硅层上的p型非晶硅层和n型非晶硅层、分别设置在所述p型非晶硅层和所述n型非晶硅层上的透明导电层以及分别设置在两面的所述透明导电层上的栅电极，所述制备方法包括：在所述单晶硅基底的一端面上进行所述本征非晶硅层的镀膜工艺，翻片，在和所述单晶硅基底的一端面相对设置的另一端面上进行所述本征非晶硅层的镀膜工艺，进行所述n型非晶硅层的镀膜工艺，翻片，进行所述p型非晶硅层的镀膜工艺。

优选地，所述异质结电池在模腔中进行各薄膜层的镀膜工艺，在进行所述p型非晶硅层的镀膜工艺时，所述模腔中的工艺温度不高于190度。

进一步地，在进行所述p型非晶硅层的镀膜工艺时，所述模腔中的工艺温度为150~170度。

优选地，所述单晶硅基底的相对两端面上的所述本征非晶硅层均通过自所述单晶硅基底进行逐层镀膜形成。

进一步地，所述本征非晶硅层有n层，其中与所述单晶硅基底相接触的为第一层，与所述p型非晶硅层和所述n型非晶硅层相接触的为第n层，所述第一层本征非晶硅层中氢气与硅烷之间的比例在0:1到1:1之间，所述第n层本征非晶硅层中氢气与硅烷之间的比例在10:1到500:1之间。

更进一步地，所述本征非晶硅层还包括位于所述第一层本征非晶硅层和所述第n层本征非晶硅层之间的一层或多层中间层本征非晶硅层，各所述中间层本征非晶硅层中氢气与硅烷从所述第一层本征非晶硅层到所述第n层本征非晶硅层按照1:1~10:1的比例逐渐过渡。

更进一步地，所述第一层本征非晶硅层进行镀膜时的镀膜速率大于5埃每秒。

更进一步地，所述第n层本征非晶硅层进行镀膜时的镀膜速率小于3埃每秒。

进一步地，所述本征非晶硅层通过逐层进行镀膜时，在每一层完成镀膜工艺后均进行纯氢气等离子体的处理。

优选地，位于所述异质结电池正面的所述本征非晶硅层的厚度小于位于所述异质结电池背面的所述本征非晶硅层的厚度。

优选地，位于所述异质结电池正面的所述本征非晶硅层中掺杂有氧元素。

优选地，在所述p型非晶硅层和所述n型非晶硅层镀膜过程中增加氧掺杂和/或碳掺杂，从所述p型非晶硅层和所述n型非晶硅层镀膜开始到镀膜结束，氧掺杂和/或碳掺杂与硅烷之间的比例从0:1提升到1:1.4。

优选地，所述异质结电池在模腔中进行各薄膜层的镀膜工艺，不同的薄膜层分别在不同的所述模腔中进行镀膜工艺。

由于上述技术方案的运用，本发明与现有技术相比具有下列优点：本发明的异质结电池制备方法先进行与硅片的两面相接触的本征非晶硅层的镀膜工艺，再分别进行本征非晶硅层上的掺杂非晶硅层的镀膜工艺，这可降低掺杂的n或者p型材料污染另外一面没有镀本征非晶硅层的硅片的表面；而且，该制备方法中将p型非晶硅层最后沉积，可更好的匹配各层薄膜的工艺温度，从而提升异质结电池的性能。

具体实施方式

下面对本发明的技术方案作进一步的阐述。

异质结电池包括单晶硅基底、分别设置在单晶硅基底的相对两端面上的本征非晶硅层、分别设置在两面的本征非晶硅层上的p型非晶硅层和n型非晶硅层、分别设置在p型非晶硅层和n型非晶硅层上的透明导电层以及分别设置在两面的透明导电层上的栅电极。

本发明的异质结电池制备方法包括如下步骤：

（1）制备单晶硅基底，并对单晶硅基底进行制绒、清洗等处理；

（2）在单晶硅基底的一端面上进行本征非晶硅层的镀膜工艺；

（3）翻片：使单晶硅基底翻转180度；

（4）在和单晶硅基底的一端面相对设置的另一端面上进行本征非晶硅层的镀膜工艺；

（5）进行n型非晶硅层的镀膜工艺；

（6）再次翻片：使单晶硅基底再次翻转180度；

（7）进行p型非晶硅层的镀膜工艺；

（8）分别在p型非晶硅层和n型非晶硅层上进行透明导电层的镀膜工艺；

（9）分别在两面的透明导电层上印刷栅电极。

上述工艺步骤中，先进行接触单晶硅基底的两端面的本征非晶硅层的镀膜工艺，再分别进行本征非晶硅层上的掺杂非晶硅层的镀膜工艺，这可降低掺杂的n型材料或者p型材料污染单晶硅基底的另外一面没有镀本征非晶硅层的表面。而且，由于各薄膜层镀膜过程中，装单晶硅基底的载板上不可避免的沉积了n型材料或者p型材料，在下一次新的单晶硅基底进入的时候，也会污染新的单晶硅基底，尤其是p型材料对于新的单晶硅基底的污染损失比较大，采用上述的工艺步骤后，p型材料完全不会接触单晶硅基底本体，进一步降低了污染损失。

在上述工艺过程中，在单晶硅基底的相对两端面上进行本征非晶硅层的镀膜工艺时，本征非晶硅层均可通过自单晶硅基底的端面逐层进行镀膜工艺形成。

具体的，本征非晶硅层设置有n层，其包括和单晶硅基底相接触的一薄层即第一层本征非晶硅层、与p型非晶硅层和n型非晶硅层相接触的一薄层即第n层本征非晶硅层。第一层本征非晶硅层的主要作用是与单晶硅形成良好接触，并且储存尽可能多的氢元素，因此采用纯硅烷或者氢气含量很少的工艺做出来的富含氢的薄膜层，其氢气与硅烷之间的比例在0:1到1:1之间。第n层本征非晶硅层的作用是与其上层的掺杂非晶硅薄膜形成良好接触并且薄膜需要足够致密，保证掺杂非晶硅薄膜中的杂质不会扩散到本征非晶硅层，因此需要大量的氢气来镀膜形成，保证膜层致密，其氢气和硅烷之间的比例在10:1到500:1之间。本征非晶硅层还可以包括介于第一层本征非晶硅层和第n层本征非晶硅层之间的一层或多层薄膜层，即中间层本征非晶硅层，中间层本征非晶硅层其功能介于第一层本征非晶硅层和第n层本征非晶硅层之间，因此采用多层渐变的方式，保证了薄膜性能最优，中间层本征非晶硅层中氢气与硅烷从第一层本征非晶硅层到第n层本征非晶硅层按照1:1~10:1的比例逐渐过渡。

不同的薄膜层完成镀膜工艺之后，也可以进行纯氢气等离子体的处理，用来提高薄膜表面质量。

其中一实施例，本征非晶硅层的层数n为2，按照氢气与硅烷之间的比例为0:1制备第1层本征非晶硅层，之后进行纯氢气等离子体处理，然后按照氢气与硅烷之间的比例为10:1制备第2层本征非晶硅层。

另一实施例，本征非晶硅层的层数n为30，镀第1层时，氢气与硅烷之间的比例为0:1，镀第30层时氢气与硅烷之间的比例为100:1，在镀第2~29层时，氢气与硅烷比例的设置随镀膜层数的增加连续变化。

在本征非晶硅层各薄膜层镀膜工艺中，第一层本征非晶硅层的镀膜速率需要很高，这样做出来的薄膜富含氢元素；而第n层本征非晶硅层的镀膜速率需要低，这样的薄膜层比较致密而且含氢量少。本发明的两实施例中，第一层本征非晶硅层进行镀膜时的镀膜速率大于5埃每秒，第n层本征非晶硅层进行镀膜时的镀膜速率小于3埃每秒。

优选位于异质结电池正面的本征非晶硅层的厚度小于位于异质结电池背面的本征非晶硅层的厚度，位于异质结电池正面的本征非晶硅层中掺杂有氧元素或其它元素，以提高异质结电池的透光能力。

异质结电池在模腔中进行各薄膜层的镀膜工艺，在进行p型非晶硅层的镀膜工艺时，模腔中的工艺温度不高于190度，优选模腔中的工艺温度为150~170度。当温度过高时，p型杂质会容易扩散到其它薄膜层里去，从而会降低电池效率。当温度过低时，p型杂质无法在p型非晶硅层形成有效掺杂，达不到需要的工艺效果。

在p型非晶硅层和n型非晶硅层镀膜过程中可以采用不同的掺杂浓度或者增加氧掺杂如采用N₂O或者CO₂气体和或碳掺杂如采用CH₄气体等杂质，从p型非晶硅层和n型非晶硅层镀膜开始到镀膜结束，氧掺杂和/或碳掺杂与硅烷之间的比例从0:1提升到1:1.4，以避免出现掺杂浓度过高时，掺杂的气体不能发挥应有的效果的问题。

在异质结电池各薄膜层的镀膜工艺中，不同的薄膜层分别在不同的模腔中进行镀膜工艺。这样可大大提升镀膜设备的产能，同时可避免各薄膜层之间的交叉污染，提高异质结电池的性能，降低成本。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并加以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围内。