阅读说明：本技术 用于带宽可重构滤波器的电阻自动校正方法及其电路 (Automatic resistance correction method for bandwidth reconfigurable filter and circuit thereof ) 是由 李飞 陈凯让 王友华 张凌睿 陈刚 付东兵 王健安 陈光炳 于 2019-10-18 设计创作，主要内容包括：本发明公开了一种用于带宽可重构滤波器的电阻自动校正方法及其电路,所述电路包括比较器单元、校正电阻阵列、电阻控制逻辑单元、电阻映射逻辑单元以及映射电阻阵列。本发明解决了可调范围广的电阻精度问题,在传统二进制的电阻阵列的基础上,改进了映射电阻阵列,极大地减少了电阻总数；改进电阻映射逻辑,通过分段函数拟合,对不同阻值需求的电阻使用两端函数映射,同时复用除法器,且不增加除法器数量的前提下实现映射逻辑需求。具体实施中校正后,可调电阻的相对误差在5％以内。本发明电路可广泛应用带宽可重构的滤波器。(The invention discloses a resistance automatic correction method and a circuit thereof for a bandwidth reconfigurable filter. The invention solves the problem of resistance precision with wide adjustable range, improves the mapping resistance array on the basis of the traditional binary resistance array, and greatly reduces the total number of the resistors; the method comprises the steps of improving a resistor mapping logic, mapping resistors with different resistance requirements by using functions at two ends through piecewise function fitting, multiplexing dividers at the same time, and realizing the mapping logic requirements on the premise of not increasing the number of the dividers. After correction in specific implementation, the relative error of the adjustable resistor is within 5%. The circuit of the invention can be widely applied to filters with reconfigurable bandwidth.)

用于带宽可重构滤波器的电阻自动校正方法及其电路

技术领域

本发明涉及一种电阻校正技术，特别涉及一种可调范围广的电阻自动校正技术。它直接应用的领域是带宽可重构的滤波器；具体为一种用于带宽可重构滤波器的电阻自动校正方法及其电路。

背景技术

集成电路工艺节点的缩小，电阻的失配不可忽视。特征尺寸为65nm时，单位电阻的相对误差约为10％～20％。对于电阻值要求精确的电路，有必要对电阻进行校正。

对于带宽可重构的滤波器，不同带宽下需要使用大小不一的电阻，电阻的变化范围较大，通常调整范围为几百欧到几十千欧，并且要求变化范围内的相对误差在5％以内。可调电阻的实现方式一般为，相同尺寸的单位电阻构成的二进制电阻阵列，通过对每一位二进制电阻进行控制，利用二进制电阻并联实现等效电阻的大小可调。二进制电阻阵列的弊端在于，当需求电阻较大时，需要并联更大的电阻来保证精度需求，例如，要实现4R电阻的相对误差在5％以内，需要额外并联8R、16R、32R、64R才能满足。

发明内容

本发明所要解决的技术问题在于发明一种可调范围广的电阻自动校正技术，其目的主要是用于带宽可重构的滤波器。

本发明解决上述技术问题所采取的技术方案在于：一种用于带宽可重构滤波器的电阻自动校正方法：

所述自动校正方法包括以下步骤：

S1、接入参考电平，控制由第一信号通过校正电阻阵列控制的可变电平，输出比较信号；

S2、通过接收比较信号，输出第一信号控制校正电阻阵列，使得可变电平逐次逼近参考电平；输出第二信号控制参考电平和可变电平进行反接；输出第三信号作为特定电阻值对应的数字码；

S3、接收第三信号，配置目标电阻值，按照映射逻辑产生映射电阻阵列的控制信号；

S4、按照步骤S3的控制信号进行配置，从而配置出映射电阻阵列对应的等效电阻R_M。

另外，本发明解决上述技术问题所采取的技术方案还在于：一种用于带宽可重构滤波器的电阻自动校正电路：

所述电路包括比较器单元、校正电阻阵列、电阻控制逻辑单元、电阻映射逻辑单元以及映射电阻阵列；

所述比较器单元用于接入参考电平、可变电平以及反转信号，输出比较信号；

所述校正电阻阵列包括多个相同尺寸的单位电阻R，并连接比较器单元的可变电平输入端以及电阻控制逻辑单元的第一信号输出端；

所述电阻控制逻辑单元包括比较信号输入端、第一信号输出端、第二信号输出端以及第三信号输出端；

所述电阻映射逻辑单元包括第三信号输入端、配置目标电阻输入端以及控制信号输出端；

所述映射电阻阵列根据控制信号输出端输出的控制信号，配置出映射电阻阵列对应的等效电阻R_M。

本发明的有益效果：

本发明的一种电阻的自动校正技术主要由比较器单元、校正电阻阵列、电阻控制逻辑单元、电阻映射逻辑单元以及映射电阻阵列组成。它具有以下特点：

1.本发明改进了电阻映射逻辑，对比滤波器电阻阵列与数字码关系，利用分段函数进行拟合，对于不同范围的电阻大小利用两段函数进行映射。同时复用除法器进行计算，不增加除法器数量的前提下满足算法需求。

2.本发明改进了映射电阻阵列，极大地减少了单位电阻数量。相比于传统二进制电阻阵列，以图2为例，传统二进制阵列要达到相同的精度，最大的电阻需要达到64R，本发明中的最大电阻为8R。

3.本发明具体实施的电路应用于滤波器后，电阻的变化范围可满足几百欧到几十千欧，保证变化范围内的电阻相对误差在5％以内，满足滤波器的宽带可重构需求。

附图说明

图1是本发明的一种用于带宽可重构滤波器的电阻自动校正方法的流程图；

图2是本发明一种用于带宽可重构滤波器的电阻自动校正电路的整体原理框图；

图3是本发明的校正电阻阵列的算法框图；

图4是本发明的映射电阻阵列；

图5是本发明的映射电阻与控制码之间的映射关系的曲线拟合图，其中，图5(a)表示映射电阻阵列对应的控制码与电阻大小的曲线关系；图5(b)表示对应的拟合曲线图；

图6是本发明的映射电阻阵列的算法框图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

本发明的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。

本发明具体实施的电阻自动校正技术的原理如图2所示。所述电路包括比较器单元、校正电阻阵列R_ADJ、电阻控制逻辑单元、电阻映射逻辑单元以及映射电阻阵列R_M。

所述比较器单元用于接入参考电平V_REF、可变电平V_ADJ以及反转信号Ctrl，输出比较信号Comp_result；

在一个实施例中，参考电平V_REF通过外接电阻R_EXT和外接电流I_EXT进行控制。

另外，由于本发明需要将可变电平V_ADJ逐次逼近参考电平V_REF，因此当校正电阻阵列R_ADJ设定为特定值时，这一特定电阻值的大小取决于校正电流I_ADJ、外接电阻R_EXT和外接电流I_EXT。

进一步的，如图3所示，所述校正电阻阵列包括多个相同尺寸的单位电阻R，并连接比较器单元的可变电平V_ADJ的输入端以及电阻控制逻辑单元的第一信号D<7:0>输出端；

在一种可实现方式中，校正电阻阵列由8个单位电阻构成，通过等效的方式，则可产生从左往右依次减小，且为类似于二进制电阻的等效电阻，其可以分别为32R、16R、8R、4R、2R、R、R/2，R/4；当然，其最大最小电阻可以调整，例如最大电阻为64R，最小电阻为R/2，或者最大电阻为16R，其最小电阻为R/8。

在另一种可实现方式中，校正电阻阵列还可以由16个单位电阻构成，相应的，目标电阻值以及映射电阻阵列的相应电阻数以及电阻值需进行相应的匹配。

进一步的，如图2和图3所示，所述电阻控制逻辑单元包括比较信号输入端、第一信号(Ctrl信号)输出端、第二信号(D<7:0>信号)输出端以及第三信号(Ru<7:0>信号)输出端；

等效电阻R_ADJ、单位电阻R与数字码D<7:0>的关系为：

所述电阻控制逻辑单元包括可编程计数器Program CNT、累加器、判断器(D_a＞Count/2)、数字码生成器D_auto<7:0>、均值处理器Average以及第一寄存器Reg1和第二寄存器Reg2；所述可编程计数器用于确定比较信号Comp_result出现的次数以及输出反转信号，即第二信号，用于控制反接比较器单元的两路输入信号(参考电平和可变电平)；所述累加器用于确定比较信号Comp_result出现的逻辑1的个数Count；所述判断器用于确定累加器的结果D_a是否大于可编程计数器的结果Count的1/2，即判断D_a＞Count/2；所述数字码生成器根据判断器的输出结果，输出特定电阻值对应的数字码，即第一信号；所述第一寄存器用于存储输出反转信号前对应的数字码生成器输出的数字码；所述第二寄存器用于存储输出反转信号后对应的数字码生成器输出的数字码；所述均值处理器用于将第一寄存器和第二寄存器存储的结果进行平均运算，输出特定电阻值对应的数字码，即第三信号。

在一个实现方式中，所述累加器包括加法器和触发器DFF；在加法器的输入端连接有比较器单元的输出端以及触发器的输出端，在触发器的输入端还连接有可编程计数器，在触发器的输出端连接有判断器。

下面给出校正电阻的一个具体实施例，由于构成校正电阻阵列的为同样尺寸的单位电阻R，当比较器的输入信号V_ADJ与V_REF接近时，比较器单元的输出结果Comp_result出现逻辑0与逻辑1的概率相同。利用这一特点，对比较器单元的结果进行统计，可编程计数器Program CNT确定统计的总数Cout，累加器结果D_a表示在总数Cout之内比较器结果Comp_result出现的逻辑1的个数。初始状态，校正阵列中最小电阻的R/4对应的开关闭合，其余电阻断开，计数器Program CNT开始计数，当计数结果达到确定数值Cout时，如果累加结果D_a超过统计总数Cout的1/2，表示的校正电阻值R_ADJ过大，需要调小，对应D<0>置1，电阻R/4的开关闭合；负责校正电阻值R_ADJ过小，电阻R/4的开关断开。依次类推，从R/4电阻对应的开关开始，逐位切换，使校正电阻电压V_ADJ逐次逼近V_REF。最终使得比较器输出逻辑0与逻辑1均匀分布，完成校正。

另外，比较器自身的失调会导致校正结果出现偏差，为消除比较器失调产生的影响。在一次校正完成后，使用第一寄存器Reg1存储校正结果。控制信号Ctrl反转，比较器两端输入信号V_ADJ和V_REF反接，再校正一次，第二次校正结果使用第二寄存器Reg2存储，两次结果求平均，输出特定电阻值对应的数字码Ru<7:0>。

所述电阻映射逻辑单元包括第三信号输入端、配置目标电阻输入端以及控制信号输出端；所述电阻映射逻辑单元包括配置电阻、乘法器、判断器以及复用除法器；所述乘法器用于对第三信号进行乘法处理；所述判断器用于判断该乘法结果与配置电阻的大小，从而对应产生选通信号；所述复用除法器用于将各个选通信号进行对应相除，获得最终的映射电阻阵列的控制信号。

所述映射电阻阵列根据控制信号输出端输出的控制信号，配置出映射电阻阵列对应的等效电阻R_M。

所述映射电阻阵列包括二进制并联结构电阻以及串并联结合结构电阻，所述二进制并联结构电阻包括N个二进制电阻并联；所述串并联结合结构电阻包括N个相同大小的电阻并联，且每两个相同大小的电阻之间还串联有一个单位电阻，其中，串并联结合结构电阻中的相同大小电阻的值与第N个二进制电阻值相同。

在一个具体的实施例中，如图4所示，映射电阻阵列的单位电阻为R，电阻的调整范围约为R/32至5R。相较传统的二进制电阻阵列，改进之处在于，小电阻(二进制并联结构)仍使用二进制并联结构，大电阻(串并联结合结构电阻)使用R与2R构成的串并联相结合的形式。其中单独从开关看，每个开关单独闭合时，对应电阻大小为R/16、R/8、R/4、R/2、R、2R、3R、4R、5R、6R、7R、8R。当映射电阻范围为2R至5R时，这一结构可以提供更多的调整阶梯，从而确保精度。如果使用传统二进制结构，要达到相同的精度，最大电阻须为64R。

本发明具体实施的映射电阻阵列对应的控制码与电阻大小的曲线关系如图5(a)所示，对曲线进行拟合，拟合曲线如图5(b)所示，推导后拟合关系为：

当配置的目标电阻值R_CFG大于1.5R_U时，当映射电阻2R至5R时，二进制结构部分的电阻R/16、R/8、R/4、R/2、R全部打开，等效电阻R_M由串并联电阻2R、3R、4R、5R、6R、7R、8R确定R_M的大小；当配置的电阻R_CFG小于1.5R_U时，等效电阻R_M主要由二进制结构部分的电阻R/16、R/8、R/4、R/2、R确定，串并联部分的电阻2R、3R、4R、5R、6R、7R、8R对整体电阻的影响极小，可直接用二进制方式计算等效电阻。

本发明具体实施的映射逻辑算法如图6所示，按照公式(3)的拟合关系，要用数字电路实现时，直接描述需要两个高精度除法器。本发明具体实施中复用同一个除法器，根据输入信号配置电阻R_CFG与特定电阻对应的数字码R_U的大小关系，产生选通信号，对被除数word1与除数word2选择，之后根据选通信号，对商quo进行不同的计算，得到最终的映射电阻R_M的控制信号D_OUT<11:0>，本发明通过复用的形式减少除法器的数量，有效降低硬件消耗。

在一个实施例中，校正电阻阵列与映射电阻阵列的使用相同尺寸单位电阻，大小约为5kΩ。

可以理解的是，本发明中，方法及其电路的部分特征可以相互引用，本发明不再一一举例。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。

以上所举实施例，对本发明的目的、技术方案和优点进行了进一步的详细说明，所应理解的是，以上所举实施例仅为本发明的优选实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。