基于低温共烧铁氧体工艺的高通滤波器
阅读说明：本技术 基于低温共烧铁氧体工艺的高通滤波器 (High-pass filter based on low-temperature co-fired ferrite process ) 是由 彭根斋 闫欢 张峰平 彭梓 胡艺缤 于 2021-09-13 设计创作，主要内容包括：本发明公开了一种基于低温共烧铁氧体工艺的高通滤波器,属于射频元器件领域,包括腔体和盖板,所述腔体内设置有基板、电感器和电容器,所述基板为多层低温共烧铁氧体基板,所述电感器集成于所述基本内部,所述电容器采用分立元件内埋于所述腔体内；本发明采用LC结构原理设计Chebyshev I型高通滤波器,整体采用立方体开腔结构,将电感器集成于基板内部,电容器采用分立元件内埋于腔体中,成功实现了工作在1MHz～10MHz、截止频率为1MHz、体积为8.2×8.2×2.8mm??的高通滤波器；实现了无源高通滤波器的微型化及可靠性提高,对雷达系统、机载和弹载的通信系统性能的实现和提高具有重要作用,也符合通信系统更轻、更小、更便携、更好性能的发展方向。(The invention discloses a high-pass filter based on a low-temperature co-fired ferrite process, which belongs to the field of radio frequency components and parts and comprises a cavity and a cover plate, wherein a substrate, an inductor and a capacitor are arranged in the cavity, the substrate is a multilayer low-temperature co-fired ferrite substrate, the inductor is integrated in the basic interior, and the capacitor is embedded in the cavity by adopting discrete components; the Chebyshev I-type high-pass filter is designed by adopting an LC structure principle, a cubic open cavity structure is integrally adopted, the inductor is integrated in the substrate, the capacitor is embedded in the cavity by adopting discrete elements, and the high-pass filter which works at 1 MHz-10 MHz, has the cut-off frequency of 1MHz and is obtained by carrying out thin-film evaporation and high-frequency evaporation on the high-pass filter and carrying out thin-film evaporation and high-frequency evaporation on the high-pass filter; the miniaturization and reliability improvement of the passive high-pass filter are realized, the method has an important effect on realizing and improving the performance of a radar system, an airborne communication system and a missile-borne communication system, and the development direction of the communication system, which is lighter, smaller, more portable and better in performance, is also met.)
技术领域
本发明涉及射频元器件领域，主要应用于通讯、雷达、导航、电子对抗等领域，作为接收模块和后级模块之间信号滤波之用的基于低温共烧铁氧体工艺的高通滤波器。
背景技术
针对传统工作在1MHz～10MHz、截止频率为1MHz的高通滤波器，相比于巴特沃斯滤波器，ChebyshevI型滤波器通带内具有等波纹起伏特性，而在阻带内则单调下降，且具有更大衰减特性；同时，阶数愈高，过渡带的陡峭程度愈大，传递函数没有零点。传统无源高通滤波器通常由多只分立电感、电容等元件安装在电路基板上实现，但难以兼顾高通滤波器的高滤波性能与小型化诉求。图1为传统Chebyshev I型高通滤波器电路原理图。
传统的高通滤波器其技术问题及缺陷主要体现在以下两个方面：
1.传统的高通滤波器设计在电路基板上贴装多只分立电感、电容，通过多级LC谐振实现高通滤波的目的，导致高通滤波器在电路板上占据体积大，焊接元件多，特别是低频段工作、苛刻滤波特性、高可靠性要求的高通滤波器设计，其电感/电容值大，采用薄膜工艺集成设计复杂、难实现，采用PCB电路板贴装更难保证小型化和高可靠；
2.传统的高通滤波器研制，受限于元件加工工艺、可靠性等各种因素影响，需通过多次装调、优化分立电感、电容元件的阻抗特性，避免电容、电感批次差异及焊装工艺误差造成的高通滤波性能变化，导致批产化效率低。
发明内容
本发明的目的就在于提供一种基于低温共烧铁氧体工艺的高通滤波器，以解决上述问题。
为了实现上述目的，本发明采用的技术方案是这样的：一种基于低温共烧铁氧体工艺的高通滤波器，包括腔体和所述腔体上方的盖板，所述腔体内设置有基板、电感器和电容器，所述基板为多层低温共烧铁氧体基板，所述电感器集成于所述基板内部，所述电容器采用分立元件内埋于所述腔体内。
作为优选的技术方案：所述基板共计60层，其中，开槽层为24层，上覆盖层为12层，线圈层为9-12层，下覆盖层为12层。
作为优选的技术方案：所述电感器为五只，分别为L1、L2、L3、L4和L5，其中，所述L1、L2、L4和L5位于四个顶点处，所述L3位于中间位置，所述L1、L2、L4和L5围绕L3呈中心对此分布，并与所述基板顶层电路互联。
作为进一步优选的技术方案：所述L1与L5对称分布，线圈结构相同，线圈设置12层；L2与L4对此分布，线圈结构相同，线圈设置11层；L3线圈设置9层。
作为进一步优选的技术方案：所述L1、L2、L4和L5依此相距5.5mm。
作为进一步优选的技术方案：所述电感器线圈外径1.4mm，线圈外径0.8mm，线圈宽度0.3mm。
需要说明的是：上述的基于低温共烧铁氧体工艺的高通滤波器的基本层数、电感的只数等参数，仅仅是较优的选择，采用其他值也能实现本发明，具体而言：
总体电路拓扑结构如图3所示，电感L1～L5的电感值为1～10μH，电容值C1～C6为1～10 nF，均可采用本发明的设计方法及步骤完成；
高通滤波器阶数设计可选3、5、7、9、11、13级；阶数越多，带外抑制越强、带内插损越大，但相应元件数量增加，导致的集成工艺难度增大、集成后的整体体积增大，以及多只电感器之间相互耦合影响等问题；
基板叠层层数可在48-60层之间。上覆盖层和下覆盖层主要作为磁路设计层，可作调整，用于优化电感器磁路与电容器之间相互影响、多只电感器之间相互耦合等特性；其中，上覆盖层可在0-12层的范围进行调整，下覆盖层可在0-12层的范围进行调整；上覆盖层和下覆盖层太少，会影响到电感器的漏感、互感等参数，进而影响到滤波器的性能，因此上覆盖层和下覆盖层越多越好，但是上覆盖层和下覆盖层增多，会增加集成基板的工艺制备难度，因此这里也需要折中设计；
其中开槽层可在1-24层的范围进行调整，这里主要考虑到该层可加盖板，将贴片电容器密闭在槽内，开槽层的层数越多，槽越深；合适的层数既可以保证盖板将贴片电容密闭，同时盖板封装后不会触碰到电容，且滤波器体积适中；
线圈设计层可在1-24层的范围进行调整，线圈设计层数越多，线圈圈数越大，集成的电感器电感值越大；
方案可选用滤波器的LC滤波阶数为9阶，即集成4只电感器、5只电容器。电容值发生变化；同时，集成电感器的空间分布结构、集成电感器的电感值、集成绕组的层数均发生改动，由于滤波器元件数量降低，基板体积可相应降低。集成方案采用本发明的设计方法流程，可完成设计并制备。
作为优选的技术方案：所述电容器以贴片形式埋置于所述腔体内。即选择贴片电容。
作为优选的技术方案：所述电容器为0603电容器，所述电容器材质选择2X1型材料。
通过大量试验论证，电感采用基板集成工艺研制，贴片电容随着体积减小，电容性能（Q值及温度特性）变差，综合考虑电容选择0603封装满足滤波器小型化需求，电容材质选择温度特性较好的2X1型材料，在-50℃～＋85℃之间容量值变化10%之内，频率阻抗特性较为优良，自谐振频率点在1～10MHz，满足滤波器设计要求。
作为优选的技术方案：所述电容器与电感器通过印刷电路图形实现电气连接。
作为优选的技术方案：所述盖板为金属盖板。
本发明的电感器及电路布线优选通过印刷图形和上下通孔实现，分立电容器优选以贴片形式埋置于腔体中，通过印刷电路图形实现与基板中的电感电气连接，使用仿真设计方法，选取合适的铁氧体基板材料，较易实现电感器达到μH级，最后，在腔体顶端使用金属盖板密封；大大减少了电路分立元件数量，选用无源LC结构原理设计Chebyshev I型高通滤波器，采用Ansoft-Designer软件设计电路拓扑结构，并结合Ansoft-Maxwell软件电感器三维结构进行电磁仿真；
本发明所提出的基于低温共烧铁氧体工艺的高通滤波器，采用多层低温共烧铁氧体陶瓷作为基板，选用LC结构原理设计Chebyshev I型高通滤波器，整体采用立方体开腔结构，将电感器集成于基板内部，电容器采用分立元件内埋于腔体中，成功实现了工作在1MHz～10MHz、截止频率为1MHz、体积为8.2×8.2×2.8mm³的高通滤波器。本发明的高通滤波器，实现了无源高通滤波器的微型化及可靠性提高，对雷达系统、机载和弹载的通信系统性能的实现和提高具有重要作用，符合通信系统更轻、更小、更便携、更好性能的发展方向，其高性能、低成本、高可靠性和小型化具有极重要的意义。
与现有技术相比，本发明的优点在于：本发明的一种基于低温共烧铁氧体工艺的高通滤波器设计方法与传统的工作在低频段的高通滤波器有着本质上的区别，整体采用立方体开腔结构，采用低温共烧铁氧体工艺将电感器集成于基板内部，电容器采用分立元件内埋于腔体中，使用盖板一体化封装，大大减少了电路分立元件数量，改进前，分立电容器6只和分立电感器5只表贴安装，而改进后，分立电容6只表贴安装；电感器集成于基板内，表贴安装为0只，本发明的高通滤波器解决了传统高通滤波器体积大、分立元件多、集成度低等问题，简化了器件焊接工艺，提升了批产化水平。
附图说明
图1为传统Chebyshev I型高通滤波器电路原理图；
图2为本发明实施例1的高通滤波器电路原理图；
图3为本发明实施例1中低温共烧铁氧体基板中电感器集成结构图；
图4为本发明实施例1基板叠层结构图；
图5为本发明实施例1滤波器整体结构图；
图6为本发明实施例1顶层集成焊盘电路图；
图7为电感绕组设计版图；
图8本发明实施例1电路层间互联图；
图9为本发明实施例1底层基板多点共地示意图图；
图10为本发明实施例1底层背面的表贴焊盘图；
图11为本发明实施例1导体表面覆盖介质浆料图；
图12为本发明实施例1基于LTCF工艺的高通滤波器外形尺寸图。
图中，1、开槽层；2、上覆盖层；3、线圈层；4、下覆盖层；5、贴片电容；6、电感。
具体实施方式
下面将结合附图对本发明作进一步说明。
实施例1：
一种基于低温共烧铁氧体工艺的高通滤波器，本实施例选用无源LC结构原理设计Chebyshev I型高通滤波器，采用Ansoft-Designer软件设计电路拓扑结构，并结合Ansoft-Maxwell软件电感器三维结构进行电磁仿真。
电路拓扑结构设计：根据本申请高通滤波器的技术指标及小型化的目的，采用Chebyshev I滤波器的设计思路，结合Ansoft-Designer软件设计优化LC参数，并参考分立元件值的选取规则，完成拓扑结构设计。通过对高通滤波器电路多次仿真迭代，确定滤波器的LC滤波阶数为11阶，电感值L1～L5为1～10 μH，电容值C1～C6为1～10 nF。
本实施例选取拓扑结构如图2所示，电容器采用分立贴片元件内埋于腔体方式实现，电感器采用集成于低温共烧铁氧体基板方式实现；
低温共烧铁氧体基板集成电感器设计：基于电路拓扑结构设计，磁路模拟和磁通密度的计算考虑参照片式电感的设计方法。采用有限元分析法进行磁路设计，其原理是将计算空间采用刨分网格的方式，假设边界上的磁场是平行的，通过麦克斯韦方程计算磁场分布。模拟的电感器磁芯是铁氧体NiZn系铁氧体材料，其相对磁导率是从低温共烧制得的铁氧体标环磁芯测得。使用Ansoft-Maxwell 软件建立集成电感器的结构模型，将铁氧体材料磁导率、线圈匝数、外径、内径、导线宽度、厚度、铁氧体基膜厚度等数据输入，建立磁路模型，得到磁路模拟图和磁通密度，并可以计算电感量和漏磁通，进行涡流损耗、磁滞损耗和阻抗分析。最后，结合Ansoft-Designer和Ansoft-Maxwell仿真软件的计算结果，根据高通滤波器的技术指标以及结构和磁路设计的目标，确定高通滤波器的基本空间结构，然后对生成的结构模型进行参数化分析，优化结构设计方案。
本实施例采用如图3所示的低温共烧铁氧体基板中电感器集成结构；
低温共烧铁氧体多层叠片集成电感结构：多层片式叠片集成电感中铁氧体磁膜（磁芯部分）和线圈完全集成在一起，磁芯和线圈距离甚近，磁芯和线圈具有相近低的磁阻。由于磁通要选择最低磁阻的通路，磁通不再通过其他磁阻较高的线圈回路，因此，不能和其他线圈回路有效耦合的磁通即为漏磁。另一方面，多个线圈之间的相对位置和距离也导致自感和互感值的不同，使得基板中集成的电感一定程度偏离分立电感理论值，进一步改变了滤波器的滤波参数。
综上两方面的设计难点，本实施例从三方面提出解决途径：
（1）电路拓扑结构设计
为了有效控制电感值的互感影响，建立多绕组电感模型，分析个绕组间的寄生参数影响，本发明基于Chebyshev I型高通滤波器原理方法，结合Ansoft-Designer软件仿真方法，设计滤波器的性能参数，拟选取对称结构电路拓扑结构如图2所示，保证电感值、电容值满足以下关系：
通过大量试验论证，电感采用基板集成工艺研制，贴片电容随着体积减小，电容性能（Q值及温度特性）变差，综合考虑电容选择0603封装满足滤波器小型化需求，电容材质选择温度特性较好的2X1型材料，在-50℃～＋85℃之间容量值变化10%之内，频率阻抗特性较好，自谐振频率点在1～10MHz，且远离1 MHz，满足滤波器设计要求；
（2）集成电感空间位置设计
本申请基于电磁场理论，结合高通滤波器整体设计要求，采用Ansoft-Maxwell仿真软件，针对不同的集成结构仿真输出各电感绕组的自感和互感值，以及各结构的磁感应强度矢量图、云图；通过分析互感值相对自感的变化百分比，来判断各绕组间的耦合影响；通过分析磁感应强度矢量图、云图，来分析各绕组的漏感大小。
仿真设计：
采用Maxwell软件3D仿真设计基板各集成参数，5只集成电感（L1～L5）选择“Z”字形联接，位于方形基板四个顶点处的线圈围绕中间位置线圈呈中心对称分布，并与基板顶层电路互联，集成电感采用银浆导体设计，层间设计采用上下通孔互联，层内采用印刷丝网印刷实现；设计主要针对绕组半径、绕组线径、绕组相对位置、绕组层数、绝缘介质设计、覆盖层层数设计、磁性材料设置等参数进行对比仿真、优化模型，建立仿真模型；
通过多次的迭代优化，本实施例选取集成基板外框尺寸为8.5×8.5mm，基板材料选取申请人研发的低温共烧铁氧体300型软磁材料（具体参见发明专利：大功率多层片式铁氧体器件用宽温镍锌低温共烧铁氧体材料及制备方法；专利号201610260375.0）；基板总共60层，其中开槽层1共计24层，开槽层1内设置贴片电容5，上覆盖层2共计12层，线圈层3共计9-12层，线圈层3内设置电感6，下覆盖层4共计12层；基板叠层结构如图4所示，滤波器整体结构如图5所示；
本实施例中，线圈外径1.4mm，线圈外径0.8mm，线圈宽度0.3mm；L3电感集成于空间坐标原点处，线圈设置9层；L1与L5对称分布，线圈结构相同，线圈设计12层；L2与L4对称分布，线圈结构相同，线圈设置11层；L3的线圈设置9层；L1、L2、L4和L5依次相距5.5mm；
通过采用图4模型进行仿真磁场云图，仿真输出电感值矩阵如表1所示；
表1输出集成绕组仿真电感值矩阵（单位uH）
由仿真磁感应强度矢量图、云图及输出电感矩阵可知，集成电感的滤波器磁场主要通过绕组约束磁通，电感器自感较大；磁场分布区域在线圈附近较为规则，线圈内侧磁场分布较为均匀，磁通密度较大；线圈附近磁场分布与线圈匝数具有相关性，即随着线圈匝数增多，其附近磁通密度也增大；线圈内侧磁场分布较为均匀，磁通密度较大；随距离增大，线圈外侧磁通密度逐渐减小，且不同电感器之间的相互耦合小于1%。结合仿真发现，在绕组导体层覆盖印刷绝缘介质，对电感器的自感及互感影响较小。
基于电路拓扑结构原理设计和仿真设计，充分考虑产品可靠性及电路性能最优原则，采用Maxwell软件与AutoCAD软件交互式完成高通集成滤波器工程设计，主要针对滤波器整体布局、顶层集成焊盘电路、电路层间互联和底层基板多点共地等进行改进；
其中，通过设计顶层集成焊盘电路，实现开腔基板内电容C1～C6表贴安装，焊盘电路排布版图如图6所示，电感绕组设计版图如图7。为实现高通滤波器的安装简单、便捷，将滤波器的2个“I/O端口”和“接地端口”均设计在底层，底层背面的表贴焊盘版图如图10所示，三个焊盘尺寸相同、间隔相同，2个“I/O端口”围绕中间“接地端口”对称分布；
基板内不同层间的电路采用过孔进行互联，电路层间互联版图如图8所示，根据电路设计原理，顶层电容焊盘与电感绕组、底层“I/O端口”进行层间互联的间隔层数较多。因此，电容焊盘与电感绕组（或者底层“I/O端口”）的层间互联采用多组垂直过孔实现，每组垂直过孔仅穿过2～3层低温共烧铁氧体叠层，同时设计1个电路焊盘，增强层间互联的可靠性；此外，过孔与焊盘设计尽可能远离电感绕组。对于集成电感器，相邻层的绕组电路直接通过过孔垂直连接，不需设计焊盘。
滤波器的底层基板采用多点共地设计，如图9所示，在靠近基板底部的低温共烧铁氧体叠层设计网状结构导体作为地层。电感绕组的接地端可直接通过垂直过孔连接该地层，实现多点共地，抑制电路噪声；同时，网状结构导体散热面积大，提升电路可靠性，又有效避免了低温共烧铁氧体叠层全覆盖导体带来的翘曲、开裂等工艺加工问题。
此外，本实施例还设计了绕组导体层覆盖印刷绝缘介质的版图，如图11所示，通过仿真分析与工艺研制发现：在绕组导体层覆盖印刷绝缘介质，对电感器的自感及互感影响较小，考虑到器件研制工艺状态及研制合格率，最终不采用导体层覆盖印刷绝缘介质设计。
最后，依托低温共烧铁氧体工艺平台完成低温共烧铁氧体基板集成电感器研制，最终所得产品体积尺寸为8.2*8.2*2.8mm3，贴片电容C2、C3、C4和C5选取2.7nF，电容C1和C6选取4.7nF；中间位置的绕组电感L3选取4.3uH；基板靠近边缘的四个绕组电感L2与L4选取4.7uH，L1和L5选取5.4uH，其外形尺寸如图12所示。
实施例2：
实施例所得产品的关键技术指标测试
本实施例开展所有的测试与试验均在GJB360A-1996第4.1.1条规定的“试验的标准大气条件”下进行。
将高通滤波器测试端口I/O1(或输入端口)、I/O2(或输出端口)与网络分析仪测试端口1、2 连接，进行电性能测量，具体测试数据如表2所示。
表2插入损耗与电压驻波比指标测试（常温25℃）
常温下，该滤波器通带带宽为1～10 MHz、截止频率为1 MHz、插入损耗＜3.1 dB、阻带衰减＞40 dB(300～500 kHz)、通带波动＜2.5 dB、电压驻波比＜1.4，各项性能指标符合设计要求。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种SAW滤波器的芯片级气密性封装工艺