阅读说明：本技术 一种基于tdc芯片测量高速比较器精度的结构及方法 (Structure and method for measuring precision of high-speed comparator based on TDC chip ) 是由 徐波波 于 2019-08-29 设计创作，主要内容包括：一种基于TDC芯片测量高速比较器精度的结构和方法,其包括信号产生模块、控制模块和TDC芯片模块；高速比较器的一输入端接收直流阈值电压,高速比较器的另一输入端接收信号产生模块输出的一组周期性信号,TDC芯片模块包括输入单元、多条第一测量通道、多条第二测量通道、处理单元和输出单元；其计算高速比较器的输入输出信号在内部参考时钟的每一个周期中的延迟误差和/或计算高速比较器在相邻两个内部参考时钟周期内的周期误差,输出高速比较器的延迟误差和周期误差的测试结果。(A structure and a method for measuring the precision of a high-speed comparator based on a TDC chip comprise a signal generating module, a control module and a TDC chip module; one input end of the high-speed comparator receives the direct-current threshold voltage, the other input end of the high-speed comparator receives a group of periodic signals output by the signal generating module, and the TDC chip module comprises an input unit, a plurality of first measuring channels, a plurality of second measuring channels, a processing unit and an output unit; the method calculates delay error of input and output signals of the high-speed comparator in each period of the internal reference clock and/or calculates period error of the high-speed comparator in two adjacent internal reference clock periods, and outputs the test results of the delay error and the period error of the high-speed comparator.)

一种基于TDC芯片测量高速比较器精度的结构及方法

技术领域

本发明涉及半导体自动化测试设备领域，尤其涉及一种测量高速比较器精度的结构及方法。

背景技术

比较器是通过比较两个输入端的电流或电压的大小，在输出端输出不同电压结果的电子元件。请参阅图1，图1所示高速比较器的输入输出误差产生原理示意图。如图所示，高速比较器主要功能是可以快速地对输入信号进行比较，进而输出比较结果。在ATE(半导体自动化测试设备)领域，高速比较器常集成在PE芯片(Pin Electronics)内部，用于捕获DUT(Device Under Test)发送给ATE(半导体自动化测试设备)的信号波形，是信号时序分析的基础。

高速比较器的比较精度，对于高速率的信号来说，非常关键。请参阅图2，图2为现有技术中高速比较器输入输出关系的示意图。如图所示，输入信号从低向高变化，在理想的情况下，一旦输入信号的电压幅值超过比较器的阈值电压V1，比较器输出就会由低变高，如图2中的波形①。

然而，所有的高速比较器都存在一定的精度误差，比如阈值电压不准，如图2的波形②，也就是说，此时高速比较器输出并未在V1处体现出变化，而是在V2处体现出了变化。由此会引起理论输出的波形①与实际输出的波形②在时间上存在一定的偏差。

这个时间偏差，小则几百个皮秒，多则达到纳秒级别，这对于高速信号的时序来说，是不可忽略的，特别是在高速率的ATE设备中，是必须要被校准掉的。准确地测量出高速比较器的精度，既可以帮助ATE设备进行有针对性的校准，同时也可以作为校准结果的验收标准。

目前，业界对高速比较器精度测试，通常采用如下两种方法：

①、电压测试方法

请参阅图3，图3所示为现有技术中用于比较器精度测试的电路示意图。如图所示，该比较器(Comparator)的正极输入端接收DUT的输入信号，负极输入端接收由DAC(数字模拟转换器)控制的比较器阈值电压。其电压测试方法的流程如下：

步骤S01：在比较器的正极输入端输入一个直流电压，将比较器阈值电压固定；

步骤S02：分别多次调节比较器的输入直流电压的大小，观察比较器稳定输出时，输入电压所在的区间与阈值电压的偏差。

上述方法优势在于：简单高效，可以实现自动化测试，目前被广泛地应用与低速比较器的精度测量，但是其应用于高速比较器时所体现的劣势也十分明显：

i.易受噪声干扰

高速比较器响应非常灵敏，输入电压上的一个微小噪声都会导致比较器误判，从而引起高速比较器输出震荡。

ii.无法测试比较器输出相对于输入的延迟

高速比较器内部处理过程，会对信号引入一定的延迟，这个延迟如果不稳定，也会影响ATE对信号的时序分析。

②、时间测试方法

再请参阅图3，该方法的步骤如下：

步骤S01＇：在比较器的正极输入端，输入一个交流信号，该交流信号的边沿要求足够陡峭，负极端输入端接收由DAC(数字模拟转换器)控制的比较器阈值电压；

步骤S02＇：用示波器同时测试该比较器的正极输入端和比较器输出，观察比较器输出相对于比较器输入的抖动。

此方法的优势在于：

i.输入的交流信号陡峭，不会引起比较器误判；

ii.可以直观地观察到比较器输出的时间精度，包括比较器输出的信号周期稳定性，以及输出相对输入的延迟误差；

但是其劣势在于：

i.无法批量自动化

需要测试人员手动操作，无法自动化测试，而且会因为测试人员操作的方式不同而引入额外的误差；

ii.对输入信号频率要求高

示波器的时间分辨率有限，测量输出的信号周期稳定性，比较器精度越高，对输入信号的频率要求也越高，例如，比较器精度在百皮秒级别，就要求输入信号是百兆赫兹甚至是千兆赫兹级别。

发明内容

为实现上述目的，本发明的技术方案如下：

一种基于TDC芯片测量高速比较器精度的结构，其包括信号产生模块、控制模块和TDC芯片模块；所述信号产生模块产生一组N个周期性信号，高速比较器的一输入端接收直流阈值电压，所述高速比较器的另一输入端接收所述信号产生模块输出的一组N个周期性信号，所述TDC芯片模块包括输入单元、M条第一测量通道、M条第二测量通道、处理单元和输出单元；所述TDC芯片模块的输入单元同时接收M个所述高速比较器的输出信号和所述信号产生模块产生的信号，并在所述控制模块的控制下将所述高速比较器的输入信号分别进入所述TDC芯片模块的M个第一测量通道，将所述高速比较器的输出信号分别进入所述TDC芯片模块的M个第二测量通道，所述TDC芯片模块的处理单元基于周期为t_ref的内部参考时钟，在所述内部参考时钟每一个周期分别对所述第一测量通道和第二测量通道的输入信号进行计数，所述处理模块接收所述第一测量通道和第二测量通道的输出计数输出值，计算所述高速比较器的输入输出信号在所述内部参考时钟的每一个周期中的延迟误差和/或计算所述高速比较器在相邻两个所述内部参考时钟的周期内的周期误差，所述输出单元用于输出所述高速比较器的延迟误差和周期误差的测试结果；其中，N为大于等于2的正整数，M为大于等于1的正整数。

进一步地，所述周期性信号为脉冲信号、方波信号或锯齿波信号。

进一步地，所述对所述第一测量通道和第二测量通道的输入信号进行计数的分辨率最小值为1皮秒。

进一步地，所述输出单元输出的测试结果由所述的TDC芯片的通用SPI或LVDS接口读出。

进一步地，所述直流阈值电压由所述控制模块控制可变阈值电压器产生。

为实现上述目的，本发明的技术方案如下：

一种采用上述基于TDC芯片测量高速比较器精度的结构的测量方法，其包括如下步骤：

步骤S1：所述信号产生模块产生一组N个周期性信号，并将所述信号产生模块输出的信号接入所述高速比较器的一输入端，将直流阈值电压接入所述高速比较器的另一输入端；其中，N为大于等于2的正整数；

步骤S2：所述TDC芯片模块的输入单元同时接收M个所述高速比较器的输出信号和所述信号产生模块产生的信号，并在所述控制模块的控制下将所述高速比较器的输入信号分别进入所述TDC芯片模块的M个第一测量通道，将所述高速比较器的输出信号分别进入所述TDC芯片模块的M个第二测量通道；其中，M为大于等于1的正整数；

步骤S3：所述TDC芯片模块的处理单元基于周期为tref的内部参考时钟，在所述内部参考时钟每一个周期分别对所述第一测量通道和第二测量通道的输入信号进行计数，所述处理模块接收所述第一测量通道和第二测量通道的输出计数输出值，计算所述高速比较器的输入输出信号在所述内部参考时钟的每一个周期中的延迟误差；和/或

步骤S4：计算所述高速比较器在相邻两个所述内部参考时钟的周期内的周期误差；

步骤S5：所述输出单元用于输出所述高速比较器的延迟误差和周期误差的测试结果。

进一步地，计算所述高速比较器的输入输出信号在所述内部参考时钟的每一个周期中的延迟误差具体包括如下步骤：

步骤S31：对于所述第一测量通道，在内部参考时钟的上升沿开始计时，在所述高速比较器的输入信号的上升沿停止计时，每个所述内部参考时钟周期中的计时结果为：T_stop11～T_stop1N，与此同时，对于所述第二测量通道，在内部参考时钟的上升沿开始计时，在所述高速比较器的输出信号的上升沿停止计时，每个所述内部参考时钟周期中的计时结果为：T_stop21～T_stop2N；

步骤S32：计算在每个所述内部参考时钟周期中所述高速比较器的输入信号和输出信号两者之间的延迟，即：

在第0个参考时钟周期内，两者之间的延迟为：△t_dly1＝t_STOP21-t_STOP11；

在第1个参考时钟周期内，两者之间的延迟为：△t_dly2＝t_STOP22-t_STOP12；

在第2个参考时钟周期内，两者之间的延迟为：△t_dly3＝t_STOP23-t_STOP13；

以此类推…

在第N-1个参考时钟周期内，两者之间的延迟为：△t_dlyn＝t_STOP2n-t_STOP1n；

由此可获得一组延迟数据：△t_dly1～△t_dlyn；

步骤S33：选取所述延迟数据△t_dly1～△t_dlyn中的最大值与最小值，所述比较器输入输出信号的延迟误差即为所述最大值与最小值之间的差值。

进一步地，所述直流阈值电压由输出可变的阈值电压器产生，所述计算所述高速比较器的输入输出信号在所述内部参考时钟的每一个周期中的延迟误差还包括：

步骤S34：改变直流阈值电压，重新执行步骤S31～步骤S33，得到在不同直流阈值电压条件下的所述高速比较器的延迟误差。

进一步地，计算所述高速比较器在相邻两个所述内部参考时钟的周期内的周期误差具体包括如下步骤：

步骤S41：对于所述第一测量通道，在第0和1两个参考时钟周期内测量到输入信号的周期为：T₁＝t_STOP12-t_STOP11+t_ref，在第1和2两个参考时钟周期内测量到的输入信号的周期为：T₂＝t_STOP13-t_STOP12+t_ref，以此类推…，获取到一组周期数据：T₁～T_n；

步骤S42：计算所述周期数据T₁～T_n中的最大值与最小值之间的偏差，得到比较器输出信号的周期误差。

进一步地，所述直流阈值电压由输出可变的阈值电压器产生，计算所述高速比较器在相邻两个所述内部参考时钟的周期内的周期误差还包括：

步骤S43：改变直流阈值电压，重新执行步骤S41～步骤S42，得到在不同直流阈值电压条件下的所述高速比较器的周期误差。

从上述技术方案可以看出，本发明的，其还具有如下有益效果：

①.全面测试比较器精度

本发明的基于TDC测量高速比较器既可以测试高速比较器输出的周期误差，也能测量输入输出的延迟误差。

②.不易受到噪声的干扰

输入信号可采用交流信号，比如方波或脉冲波，上升和下降时间很短，不易误触发比较，比较器输出不会震荡。

③.测量分辨率高，测量结果精准

TDC芯片的测量分辨率是ps级别，而且测量结果准确性和稳定性，都比示波器高很多。

④.可以实现批量自动化测量

本发明的高速比较器测量方法，可以通过控制单元设置测量次数、测量的启动和停止等，非常有利于实现大批量自动化测试高速比较器的精度。

附图说明

图1所示为现有技术中高速比较器输入输出关系的示意图

图2所示为高速比较器的输入输出误差产生原理示意图

图3所示为现有技术中用于比较器精度测试(采用电压测试方法)的电路示意图

图4所示为本发明基于TDC芯片测量高速比较器精度的结构的一较佳实施例的模块示意图

图5所示为本发明实施例中高速比较器输入输出误差计算实例图

图6所示为本发明实施例中TDC芯片的功能模块示意图

图7所示为本发明实施例中基于TDC芯片测量高速比较器精度的测试步骤示意图

具体实施方式

下面结合附图4-6，对本发明的具体实施方式作进一步的详细说明。

请参阅图4，图4为本发明基于TDC(Time-Digital Converter)芯片测量高速比较器精度的结构的一较佳实施例的模块示意图。如图所示，除需要测试的高速比较器外，该结构可以包括信号产生模块、控制模块和TDC芯片模块；其中，信号产生模块产生一组N个脉冲信号、方波信号或锯齿波信号，在本发明的其它一些实施例中，信号发生器可以在控制模块的控制下，产生一组N个脉冲信号、方波信号或锯齿波信号；其中，N为大于等于2的正整数。

与现有技术中的电压测试方法相同的是，该高速比较器(Comparator)的正极输入端接收DUT的输入信号，负极输入端可以接收由DAC(数字模拟转换器)控制的比较器阈值电压。在本发明的实施例中，该比较器阈值电压可变阈值电压器产生。

与现有技术中的电压测试方法不同的是，本发明实施例中还包含TDC芯片模块，该TDC芯片模块同时接收高速比较器的输入信号和高速比较器的输出信号，在所述控制模块的控制下，高速比较器的输入信号进入TDC芯片模块的第一测量通道，将高速比较器的输出信号进入TDC芯片模块的第二测量通道。

也就是说，高速比较器的正极输入端接收信号产生模块输出的一组N个周期性信号，TDC芯片模块包括输入单元、M条第一测量通道、M条第二测量通道、处理单元和输出单元；所述TDC芯片模块的输入单元同时接收M个所述高速比较器的输出信号和所述信号产生模块产生的信号，并在所述控制模块的控制下将所述高速比较器的输入信号分别进入所述TDC芯片模块的M个第一测量通道，将所述高速比较器的输出信号分别进入所述TDC芯片模块的M个第二测量通道，所述TDC芯片模块的处理单元基于周期为t_ref的内部参考时钟，在所述内部参考时钟每一个周期分别对所述第一测量通道和第二测量通道的输入信号进行计数，所述处理模块接收所述第一测量通道和第二测量通道的输出计数输出值，计算所述高速比较器的输入输出信号在所述内部参考时钟的每一个周期中的延迟误差和/或计算所述高速比较器在相邻两个所述内部参考时钟的周期内的周期误差，所述输出单元用于输出所述高速比较器的延迟误差和周期误差的测试结果；其中，M为大于等于1的正整数。

下面以PE芯片max9979和TDC芯片TDC-GPX2为例，阐述用TDC芯片测试max9979内部高速比较器精度的方法。

本领域技术人员清楚，TDC芯片是一类将时间转化为数字计数的转换芯片。请参阅图5和图6，图5所示为本发明实施例中高速比较器输入输出波形示意图；图6所示为本发明实施例中TDC芯片的功能模块示意图。如图所示，该TDC芯片是AMS公司的一款高性能的TDC-GPX2芯片，该芯片的特点：

①.最多支持4个通道的时间测量；

②.计数分辨率最小可以到1ps(皮秒)；

③.测试结果可由通用串行外设接口SPI(Serial Peripheral Interface)或低电压差分信号传输(LVDS)输出LVDS(Low-Voltage Differential Signaling)接口读出；

④.计数器存储的位宽高达24位，能接受的输入信号频率非常宽泛。

从图6中可以看出，该TDC-GPX2芯片有4个TDC通道，可以对单通道和多通道，同时进行计数。在比较器输入输出精度测量中，最多可以支持同时2个第一测量通道和2个第二测量通道的运行，计数起始停止以及计数次数可由主机控制，非常有利于实现大批量自动化测试。

在本发明的实施例中，对信号发生器产生的输入信号无形式要求，既可以是周期性的信号，也可以是脉冲信号。信号发生器可以采用泰克的AFG3252C；信号发生器产生一个周期性的1MHz方波，高低电平为2.5V/0V，方波上升和下降斜率为1V/ns；同时送给高速比较器max9979和TDC的输入端。高速比较器max9979的输出送给TDC的另一输入端。

上述架构完成后，就可以进行本发明基于TDC芯片测量高速比较器精度的方法了，其基本工作原理是，基于内部参考时钟，对输入信号进行计数，通过通用的主机访问接口，输出计数结果。

具体地，该基于TDC芯片测量高速比较器精度的方法，包括如下步骤：

步骤S1：所述信号产生模块产生一组N个周期性信号，并将所述信号产生模块输出的信号接入所述高速比较器的正极输入端，将直流阈值电压接入所述高速比较器的负极输入端；其中，N为大于等于2的正整数。

步骤S2：所述TDC芯片模块的输入单元同时接收M个所述高速比较器的输出信号和所述信号产生模块产生的信号，并在所述控制模块的控制下将所述高速比较器的输入信号分别进入所述TDC芯片模块的M个第一测量通道，将所述高速比较器的输出信号分别进入所述TDC芯片模块的M个第二测量通道；其中，M为大于等于1的正整数。

步骤S3：所述TDC芯片模块的处理单元基于周期为的内部参考时钟，在所述内部参考时钟每一个周期分别对所述第一测量通道和第二测量通道的输入信号进行计数，所述处理模块接收所述第一测量通道和第二测量通道的输出计数输出值，计算所述高速比较器的输入输出信号在所述内部参考时钟的每一个周期中的延迟误差。

请参阅图5，图5所示为本发明实施例中TDC芯片的误差计算波形示意实例图图。计算所述高速比较器的输入输出信号在所述内部参考时钟的每一个周期中的延迟误差具体包括如下步骤：

步骤S31：对于所述第一测量通道，在内部参考时钟的上升沿开始计时，在所述高速比较器的输入信号的上升沿停止计时，每个所述内部参考时钟周期中的计时结果为：T_stop11～T_stop1N，与此同时，对于所述第二测量通道，在内部参考时钟的上升沿开始计时，在所述高速比较器的输出信号的上升沿停止计时，每个所述内部参考时钟周期中的计时结果为：T_stop21～T_stop2N；

步骤S32：计算在每个所述内部参考时钟周期中所述高速比较器的输入信号和输出信号两者之间的延迟，即：

在第0个参考时钟周期内，两者之间的延迟为：△t_dly1＝t_STOP21-t_STOP11；

在第1个参考时钟周期内，两者之间的延迟为：△t_dly2＝t_STOP22-t_STOP12；

在第2个参考时钟周期内，两者之间的延迟为：△t_dly3＝t_STOP23-t_STOP13；

以此类推…

在第N-1个参考时钟周期内，两者之间的延迟为：△t_dlyn＝t_STOP2n-t_STOP1n；

由此可获得一组延迟数据：△t_dly1～△t_dlyn；

步骤S33：选取所述延迟数据△t_dly1～△t_dlyn中的最大值与最小值，所述比较器输入输出信号的延迟误差即为所述最大值与最小值之间的差值。

再请参阅图5，在本发明的实施例中，还可以根据需要得到周期误差的测试结果。即步骤S4：计算所述高速比较器在相邻两个所述内部参考时钟的周期内的周期误差。

具体地，计算所述高速比较器在相邻两个所述内部参考时钟的周期内的周期误差可以包括如下步骤：

步骤S41：对于所述第一测量通道，在第0和1两个参考时钟周期内测量到输入信号的周期为：T₁＝t_STOP12-t_STOP11+t_ref，在第1和2两个参考时钟周期内测量到的输入信号的周期为：T₂＝t_STOP13-t_STOP12+t_ref，以此类推…，获取到一组周期数据：T₁～T_n；

步骤S42：计算所述周期数据中的最大值与最小值之间的偏差，得到比较器输出信号的周期误差。

上述的测试完成后，测试结果可由通用SPI(Serial Peripheral Interface)或LVDS(Low-Voltage Differential Signaling)接口读出。即步骤S5：所述输出单元用于输出所述高速比较器的延迟误差和周期误差的测试结果。

需要说明的是，高速比较器的延迟误差和周期误差的测试结果可通过改变直流阈值电压多测几组，即重新执行步骤S41～步骤S42(如图7所示)，得到在不同直流阈值电压条件下的所述高速比较器的周期误差，以满足测试需求。

综上所述，基于TDC测量高速比较器，具有如下优势：

①.全面测试比较器精度

本发明的基于TDC测量高速比较器既可以测试高速比较器输出的周期误差，也能测量输入输出的延迟误差。

②.不易受到噪声的干扰

输入信号可采用方波信号，比如方波或脉冲波，上升和下降时间很短，不易误触发比较，比较器输出不会震荡。

③.测量分辨率高，测量结果精准

TDC芯片的测量分辨率是ps级别，而且测量结果准确性和稳定性，都比示波器高很多。

④.可以实现批量自动化测量

本发明的高速比较器测量方法，可以通过控制单元设置测量次数、测量的启动和停止等，非常有利于实现大批量自动化测试高速比较器的精度。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。