阅读说明：本技术 一种碳化硅肖特基二极管的势垒调节方法 (Potential barrier adjusting method of silicon carbide Schottky diode ) 是由 王颖 时定坤 曹菲 于成浩 包梦恬 于 2019-10-09 设计创作，主要内容包括：本发明公开了一种碳化硅肖特基二极管的势垒调节方法,在Ti/4H-SiC的肖特基二极管中插入一层Al<Sub>2</Sub>O<Sub>3</Sub>薄膜,从而改善界面不均匀性以及调节势垒高度。本发明通过在溅射金属Ti之前,原子层沉积生长一层不同厚度的Al<Sub>2</Sub>O<Sub>3</Sub>薄膜层,通过后续Al<Sub>2</Sub>O<Sub>3</Sub>与碳化硅发生反应形成偶极子层,引起界面两侧的电势差,从而降低肖特基势垒高度,减小器件功耗,Al<Sub>2</Sub>O<Sub>3</Sub>薄膜也与碳化硅会产生正势垒,从而也可以减小肖特基二极管的反向泄露电流；通过调整不同的Al<Sub>2</Sub>O<Sub>3</Sub>薄膜层厚度,产生不同的势垒高度,从而实现势垒高度的可调性。(The invention discloses a potential barrier adjusting method of a silicon carbide Schottky diode, wherein a layer of Al is inserted into a Ti/4H-SiC Schottky diode 2 O 3 Thin film, thereby improving interface non-uniformity and adjusting barrier height. The invention grows a layer of Al with different thicknesses by atomic layer deposition before sputtering metal Ti 2 O 3 Thin film layer, by subsequent Al 2 O 3 Reacts with silicon carbide to form dipole layers to cause potential difference at two sides of an interface, thereby reducing the height of a Schottky barrier and the power consumption of a device, and Al 2 O 3 The film and the silicon carbide can generate a positive potential barrier, so that the reverse leakage current of the Schottky diode can be reduced; by adjusting different Al 2 O 3 Thickness of thin film layer to generate different barrier heightsThe adjustability of the barrier height.)

一种碳化硅肖特基二极管的势垒调节方法

技术领域

本发明属于微电子器件技术领域，涉及第三代宽带隙半导体材料4H-SiC的肖特基二极管的势垒调节的方法。

背景技术

肖特基二极管(SBD)与普通的P-N结型二极管相比，具有正向导通压降低、反向恢复时间短和抗浪涌电流能力强等优点，被用在高速高效整流电路、微波电路以及高速集成电路中。肖特基二极管是以金属为正极，所述金属选自Au、Ag、A1、Pt、Mo、Ni、Ti，以N型半导体为负极，所述半导体为SiC，利用二者接触面上形成的具有整流特性的势垒制成的金属一半导体器件。

当今半导体器件不断朝着高能低价的方向进步，而工艺步骤作为制约器件生产成本中的重要因素，尤其值得研究人员的关注。工艺步骤的简单易行、工艺耗材的方便易得都是优化器件工艺的重要方法。基于SiC的SBD具有高击穿电压(＞600V)和低开关损耗等诸多优点，以避免由于寄生电阻引起的不必要的功耗，因而半导体器件需要低肖特基势垒高度(SBH)和金属/半导体触点处的低接触电阻率。

Ti具有低肖特基势垒高度(SBH)以及低正向压降，但是Ti/SiC SBDs中往往会出现一些不理想的I-V特性，这是由于界面状态、残余加工引起的污染、不均匀性造成的不完全SBH的影响，而现有救赎中改善界面不均匀以及得到更低的肖特基势垒高度的一般采用热处理，但是热处理方法无法避免硅化以及热预算，导致器件功耗以及操作成本高。

发明内容

本发明的目的是提供一种碳化硅肖特基二极管的势垒调节方法，从而改善界面不均匀性以及调节势垒高度。

为实现上述目的，本发明提供了如下方案：本发明提供了一种碳化硅肖特基二极管的势垒调节方法，在碳化硅上溅射沉积具有低势垒和低正向压降的肖特基金属层，并在肖特基金属层和碳化硅之间***Al₂O₃薄膜，最后在肖特基金属层上溅射一层Al层，通过Al₂O₃薄膜与碳化硅发生反应形成偶极子层、正势垒。

优选地，所述Al₂O₃薄膜厚度为0.8nm或1.2nm或2nm。

优选地，通过原子层沉积法沉积所述Al₂O₃薄膜。

优选地，使用97％三甲基铝作为前体，使用去离子水作为氧化剂，在膜沉积期间将反应器室保持在200℃并使用热生长的方法，按照以下顺序通过Ar流将前体和水引入反应器腔室，沉积速率在0.1nm/周期内，使用磷酸刻蚀掉肖特基金属层以外的Al₂O₃薄膜，留出肖特基金属窗口上的Al₂O₃薄膜。

本发明公开了以下技术效果：本发明提出一种改变肖特基势垒高度的调节方法，即在Ti-SBD的基础上***Al₂O₃薄膜，调节势垒高度，从而达到降低正向压降，器件功耗以及减小肖特基反向泄露电流。通过调整不同的Al₂O₃薄膜层厚度，产生不同的势垒高度，从而实现势垒高度的可调性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明肖特基二极管结构示意图；

图2为未***Al₂O₃薄膜和***不同厚度Al₂O₃薄膜正向电压I-V图；

图3为未***Al₂O₃薄膜和***不同厚度Al₂O₃薄膜势垒高度随测试温度变化图；

其中，欧姆接触层1，外延层2，Al₂O₃薄膜3，SiO₂钝化层4，肖特基金属层5，Al层6。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图1-3，碳化硅肖特基接触的制备方法，包括以下步骤：

步骤1，对4H-SiC衬底及外延层2进行标准RCA清洗：第一步丙酮，异丙醇(IPA)超声两次，各5min；第二步使用NH₄OH:H₂O₂:H₂O＝1:1:6并在70-80℃水浴加热10min；第三步使用HCl:H₂O₂:H₂O＝1:1:6并在70-80℃水浴加热10min，去除4H-SiC衬底表面的金属氧化物、氢氧化物和活泼金属等杂质；第四步使用HF:H₂O＝1:50中浸泡30秒，去除衬底表面的自然氧化物；每一步最后都需要用去离子水冲洗干净，最后氮气吹干。

步骤2，SiO₂氧化层生长:将清洗后的SiC基片立刻放入加热炉中，在1150℃温度下，在氧气气氛中，在外延层2上干氧氧化生长50nm的SiO₂氧化层，紧接着在氮气气氛中在1100℃下退火1小时。然后用PECVD的方法生长厚度为250nmSiO₂钝化层4，最终其SiO₂钝化层4厚度为300nm，生长完钝化层后，在氧化炉中致密1小时。

其中生长SiO₂钝化层4的工艺条件如下：生长温度为300℃，生长时间为300秒；生长过程中的反应气体为SiH₄和C₃H₈，其中SiH₄和C₃H₈的比例为5：1；保护气体为氢气；反应腔体内的压强为500mT。

步骤3，背面制备欧姆接触并退火：先用BOE溶液清洗掉背面氧化物，接着用溅射的方法在清洗后的SiC衬底背面溅射厚度为150nm的Ni金属，然后将器件放在氮气氛围的退火炉中进行2分钟的快速热退火(RTP)，退火温度为1000℃，形成欧姆接触层1。

步骤4，光刻中间的钝化层以及刻蚀正面SiO₂层：首先在钝化层表面涂0.2um厚度的光刻胶并显影，之后在超纯水中冲洗2分钟，并在氮气氛围中冲干；其次将光刻胶作为阻挡层，用反应离子刻蚀的方法刻蚀掉中间的SiO₂钝化层4，注意不要过刻蚀，留10nm左右，接着，将样品浸泡在BOE溶液中，刻蚀掉肖特基接触区域残余的10nm左右的SiO₂，从而形成肖特基窗口。最后，刻蚀后用剥离液对器件进行有机清洗，去除残留的光刻胶。

其中反应离子刻蚀(RIE)的工艺条件如下：反应气体为CF₄和O₂；反应腔体内的压强为5mT；反应腔体的功率为50W；

步骤5，Al₂O₃的原子层沉积以及刻蚀：通过原子层沉积(ALD)沉积Al₂O₃薄膜3。使用97％三甲基铝(TMA)作为前体，使用去离子水作为氧化剂。在膜沉积期间将反应器室保持在200℃并使用热生长的方法。按照以下顺序通过Ar流将前体和水引入反应器腔室：150ms脉冲(TMA)，500ms(吹扫)，150ms脉冲(H2O)和750ms(吹扫)。沉积速率估计在0.1nm/周期内。从而生长的Al₂O₃厚度分别为0.8，1.2和2nm。使用磷酸刻蚀掉肖特基金属窗口以外即两边SiO₂层上的Al₂O₃薄膜3，留出肖特基金属窗口上的Al₂O₃薄膜3。

步骤6，制备肖特基接触和场板终端：在SiO₂钝化层4和肖特基窗口(Al₂O₃薄膜3)表面涂光刻胶并显影，在钝化层表面形成场板终端的图形区域，在肖特基窗口表面形成肖特基接触的图形区域；形成图形区域后，将器件放在超纯水中冲洗2分钟，并在氮气氛围中冲干；在形成的图形区域中使用磁控溅射沉积Ti金属，其中Ti金属的厚度为100nm，在肖特基窗口形成肖特基金属层5。在Ti金属层上继续沉积一层Al层6，Al层6的厚度为300nm，用作保护电极；形成场板终端和肖特基接触后，用剥离液对器件进行有机清洗去除残留的光刻胶，并用乙醇和丙酮洗净残留的剥离液。

步骤7，肖特基金属退火：在快速退火炉中进行退火，在氩气气氛下热退火温度为300℃，退火时间为5min。

至此，完成具有Al₂O₃夹层的Ti金属肖特基势垒二极管的制作，结构如图1所示。

本发明通过在溅射金属Ti之前，原子层沉积生长一层很薄的Al₂O₃薄膜层，通过后续Al₂O₃与碳化硅发生反应形成偶极子层，引起界面两侧的电势差，从而降低肖特基势垒高度，减小器件功耗，Al₂O₃薄膜也与碳化硅会产生正势垒，从而也可以减小二极管的反向泄露电流。Al₂O₃薄膜厚度为0.8nm或1.2nm或2nm，通过调整不同的Al₂O₃薄膜层厚度，产生不同的势垒高度，从而实现势垒高度的可调性。最后在Ti金属上溅射一层Al层，用作对电极的保护。

在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

以上所述的实施例仅是对本发明的优选方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。