阅读说明：本技术 一种碳化硅功率器件堆叠栅介质及制造方法 (Silicon carbide power device stacked gate dielectric and manufacturing method thereof ) 是由 王颖 隋金池 曹菲 包梦恬 于成浩 于 2019-10-09 设计创作，主要内容包括：本发明公开一种碳化硅功率器件AlON/Al<Sub>2</Sub>O<Sub>3</Sub>堆叠栅介质,所述电容结构包括：SiC衬底、堆叠栅介质层和正负金属电极；在所述SiC衬底层上设有SiC外延层；所述堆叠栅介质层包括Al<Sub>2</Sub>O<Sub>3</Sub>过渡层和AlON介质层；所述SiC外延层上设有所述Al<Sub>2</Sub>O<Sub>3</Sub>过渡层,所述Al<Sub>2</Sub>O<Sub>3</Sub>过渡层上设有所述AlON介质层；所述正负电极分别从所述AlON介质层的表面和所述SiC衬底的背面连接。本发明与应用厚度为50nm的SiO2介质层的常规器件比较,可以提高栅介质的临界击穿电场,提高了器件的可靠性。(The invention discloses a silicon carbide power device AlON/Al 2 O 3 Stacked gate dielectrics, the capacitor structure comprising: the SiC substrate, the stacked gate dielectric layer and the positive and negative metal electrodes; a SiC epitaxial layer is arranged on the SiC substrate layer; the stacked gate dielectric layer comprises Al 2 O 3 A transition layer and an AlON dielectric layer; the SiC epitaxial layer is provided with the Al 2 O 3 Transition layer of said Al 2 O 3 The transition layer is provided with the AlON dielectric layer; and the positive electrode and the negative electrode are respectively connected from the surface of the AlON dielectric layer and the back of the SiC substrate. Compared with the conventional device using the SiO2 dielectric layer with the thickness of 50nm, the invention can improve the critical breakdown electric field of the gate dielectric and improve the reliability of the device.)

一种碳化硅功率器件堆叠栅介质及制造方法

技术领域

本发明涉及微电子技术领域，特别是涉及一种碳化硅功率器件AlON/Al₂O₃堆叠栅介质及制造方法。

背景技术

由于高击穿强度，高电子漂移速度和高导热率，4H-SiC适用于高功率器件。SiC材料作为第三代半导体的典型代表，以其优良的物理化学特性成为制作高温、高功率、高频及高抗辐照器件的理想材料。尽管4H-SiC功率MOSFET已经商业化，但对其栅极电介质的研究仍然有着重大意义。栅极电介质在4H-SiC MOS器件中基本上是关键的，因为它需要维持高电场和低栅极漏电流。对于SiO₂/SiC MOS器件，根据高斯定理(k_SiCE_SiC＝k_oxideE_oxide)，当SiC(k＝9.6-10)达到其临界击穿电场(3MV/cm)时，SiO₂(k＝3.9)介质层中的电场将达到7.5MV/cm左右，如此高的电场将严重降低氧化层的可靠性。因此，高k电介质是一种潜在的候选者，采用高k材料代替SiO₂作为栅介质层，许多具有高介电常数(高k)的过渡金属氧化物已经被广泛研究用于Si基电子器件。对于SiC MOS器件，通过使用高k材料可以提高可靠性，因为可以减少栅极电介质中的电场。

通常，较高介电常数的电介质具有较小的带隙。因此，在各种高k材料中，氧化铝(Al₂O₃)由于其宽带隙和高热稳定性而适合于SiC MOS器件。采用高k介质材料代替SiO₂作为MOS器件的栅介质材料，虽然可以一定程度上改善介质层的耐压能力，但是在工艺技术上使材料引入了陷阱，不能有效的降低器件的界面态密度，并且导致栅漏电流过大，从而限制了栅介质承受较高的电场。

发明内容

本发明的目的是提供一种AlON/Al₂O₃堆叠栅介质电容结构及制造方法，可以减小栅漏电流，进一步提高栅介质层的耐压能力，以及器件的可靠性，以解决上述现有技术存在的问题。

为实现上述目的，本发明提供了如下方案：

本发明提供一种碳化硅功率器件AlON/Al₂O₃堆叠栅介质，包括SiC衬底，所述SiC衬底上依次设有SiC外延层、堆垛栅介质层、正电极，所述SiC衬底下部设有负电极，所述堆垛栅介质层包括Al₂O₃过渡层、AlON栅介质层，所述外延层上依次设有Al₂O₃过渡层、AlON栅介质层，所述AlON栅介质层为高k介质的氧含量0-10％AlON。

优选地，所述SiC外延层厚度为8-10μm，掺杂浓度为8×10¹⁵-1×10¹⁶cm^-3。

优选地，所述Al₂O₃过渡层厚度为1-10nm。

优选地，所述Al₂O₃过渡层厚度为1-10nm。

优选地，AlON栅介质层的厚度为50-80nm。

优选地，所述Al₂O₃过渡层厚度为1-10nm。

优选地，所述负电极、所述正电极分别从所述AlON栅介质层的表面和所述SiC衬底的背面连接。

一种AlON/Al₂O₃堆叠栅介质层的SiC栅介质电容的制造方法，其特征在于：包括如下步骤：

A)将SiC衬底进行标准清洗处理，在所述SiC衬底背面利用磁控溅射的方法淀积金属Ni/Au作为欧姆接触层，然后在N₂环境中退火处理；

B)将所述SiC衬底上的N型SiC外延层用BOE漂洗处理，利用原子层淀积ALD的方法，在SiC外延层上淀积一层厚度为1-10nm的Al₂O₃过渡层；

C)利用原子层淀积ALD的方法，在Al₂O₃过渡层上淀积一层厚度为50-80nm的AlON栅介质层；

D)将所生长的AlON/Al₂O₃堆叠栅介质层在N₂环境中退火处理，具体退火温度为400-1000℃，退火时间为30min；

E)利用磁控溅射的方法，AlON栅介质层层表面溅射金属Al作为正电极。

优选地，所述步骤B中淀积一层厚度为1-10nm的Al₂O₃过渡层，淀积温度为350℃，淀积时间为5-20min。

本发明公开了以下技术效果：

1.本发明采用的栅介质材料AlON(氧含量0-10％)是高k材料，热稳定性好，结晶温度高，因而增加了栅介质层的临界击穿电场，提高器件的可靠性。同时采用氮气退火处理堆栈栅介质材料，降低了碳化硅与栅介质之间的界面态密度和边界陷阱密度，增加了沟道迁移率，提高了器件性能。

2.本发明采用下层Al₂O₃过渡层，Al₂O₃材料具有较高的导带带偏，增加了栅介质与碳化硅之间的势垒高度，可以阻碍电子从SiC衬底注入到低势垒的高k材料，因而减小栅漏电流，提高了器件稳定性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明AlON/Al₂O₃堆叠栅介质电容的结构示意图；

图2为本发明AlON/Al₂O₃堆叠栅介质电容的制造的流程示意图；

图3为本发明AlON/Al₂O₃堆叠栅介质电容的制造结构示意图；

其中，11为SiC衬底、12为SiC外延层、2为堆叠栅介质层、21为Al₂O₃过渡层、22为氧含量0-10％的AlON栅介质层、3为负电极、4为正电极。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图1-3，一种碳化硅功率器件AlON/Al₂O₃堆叠栅介质，包括SiC衬底11，所述SiC衬底11上依次设有SiC外延层12、堆垛栅介质层2、正电极4，所述SiC衬底11下部设有负电极3，所述堆垛栅介质层2包括Al₂O₃过渡层21、AlON栅介质层22，所述外延层12上依次设有Al₂O₃过渡层21、AlON栅介质层22，所述AlON栅介质层22为高k介质的氧含量0-10％AlON。

进一步地，所述SiC外延层12厚度为8-10μm，掺杂浓度为8×10¹⁵-1×10¹⁶cm^-3。

进一步地，所述Al₂O₃过渡层21厚度为1-10nm。

进一步地，所述Al₂O₃过渡层21厚度为1-10nm。

进一步地，AlON栅介质层22的厚度为50-80nm。

进一步地，所述Al₂O₃过渡层21厚度为1-10nm。

进一步地，所述负电极3、所述正电极4分别从所述AlON栅介质层22的表面和所述SiC衬底11的背面连接。

一种AlON/Al₂O₃堆叠栅介质层的SiC栅介质电容的制造方法，包括如下步骤：

A)将SiC衬底11进行标准清洗处理，在所述SiC衬底11背面利用磁控溅射的方法淀积金属Ni/Au作为欧姆接触层，然后在N₂环境中退火处理。

A1)将SiC衬底11进行标准清洗处理。

A1.1)H₂SO₄:H₂O₂＝7:3清洗等待冷却，去离子水冲洗，氮气吹干；

A1.2)NH₄OH:H₂O₂:DIW＝1:1:6清洗2min，去离子水冲洗，氮气吹干；

A1.3)HCl:H₂O₂:DIW＝1:1:6清洗2min，去离子水冲洗，氮气吹干；

A1.4)BOE(1:20或1:7)清洗2min，去离子水冲洗，氮气吹干。

A2)在所述SiC衬底11背面利用磁控溅射的方法先溅射200nm的金属Ni，再溅射70nm的金属Au，真空度8×10^-4Pa。

A3)在N₂环境中950℃退火30min。

B)将所述SiC衬底11上的N型SiC外延层12用BOE漂洗处理，利用原子层淀积ALD的方法，在SiC外延层(12)上淀积一层厚度为1-10nm的Al₂O₃过渡层21。

B1)将正面SiC外延层12进行BOE漂洗，去离子水冲洗，氮气吹干；

B2)利用原子层淀积(ALD)的方法，在SiC外延层12上淀积厚度为5nm的Al₂O₃层21，淀积温度350℃，时间11min。

C)利用原子层淀积ALD的方法，在Al₂O₃过渡层21上淀积一层厚度为50-80nm的AlON栅介质层22；

D)将所生长的AlON/Al₂O₃堆叠栅介质层在N₂环境中退火处理，具体退火温度为400-1000℃，退火时间为30min；

E)利用磁控溅射的方法，AlON栅介质层22层表面溅射金属Al作为正电极。

进一步地，所述步骤B中淀积一层厚度为1-10nm的Al₂O₃过渡层21，淀积温度为350℃，淀积时间为5-20min。

在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

以上所述的实施例仅是对本发明的优选方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。