一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法
阅读说明：本技术 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法 (Self-aligned low-ohmic contact resistance GaN HEMT device and manufacturing method thereof ) 是由 朱广润 张凯 周建军 陈堂胜 于 2020-12-17 设计创作，主要内容包括：本发明涉及一种自对准超低欧姆接触电阻GaN HEMT器件及其制造方法,主要解决了超高频器件尺寸极限微缩条件下对栅源、栅漏间距的有效调制问题,并且具备较高的工艺稳定性,可以实现实验室外的生产制造；所述器件包括衬底、缓冲层、高掺杂n～+-GaN层、源极、势垒层、栅极、势垒金属层和漏极。所述器件基本制造流程为先制造出肖特基T型栅结构,利用所述T型栅结构的金属栅帽作为浮空掩膜,结合高各向异性刻蚀技术,实现对源漏区域的定义,进而实现可靠的短欧姆接触间距,有效降低GaN基器件沟道中载流子渡越时间带来的寄生延时,提升器件截止频率性能。(The invention relates to a self-aligned ultra-low ohmic contact resistance GaN HEMT device and a manufacturing method thereof, mainly solving the problem of effective modulation of the space between a grid source and a grid drain under the condition of ultra-high frequency device size limit shrink and having higher processThe stability is realized, and the production and the manufacture outside a laboratory can be realized; the device comprises a substrate, a buffer layer and a high-doped n + -a GaN layer, a source electrode, a barrier layer, a gate electrode, a barrier metal layer and a drain electrode. The basic manufacturing process of the device comprises the steps of firstly manufacturing a Schottky T-shaped gate structure, utilizing a metal gate cap of the T-shaped gate structure as a floating mask, combining a high-anisotropy etching technology, realizing the definition of a source-drain region, further realizing a reliable short ohmic contact interval, effectively reducing parasitic delay caused by the transition time of current carriers in a GaN-based device channel, and improving the cut-off frequency performance of the device.)
技术领域
本发明属于半导体器件制造技术领域，特别是一种自对准低欧姆接触电阻 GaNHEMT器件及其制造方法。
背景技术
GaN材料由于其宽禁带、高电子饱和漂移速度、高击穿场强等优势，在武器装备、空间应用、无线通信等领域具有重大应用价值。特别是基于GaN材料的超高频高电子迁移率晶体管(HEMT)，在民用和武器装备领域已经发展出诸多应用场景。
GaN微波器件截止频率性能提升的重要手段是控制寄生延时，对于横向沟道器件来说，要求实现器件尺寸的微缩，横向方面诸如漏极至源极的距离、栅的长度，纵向方面诸如栅极肖特基接触与二维电子气的距离等以实现尽可能短的载流子渡越时间和良好的栅控等性能。因此，尽量短的欧姆接触间距是截止频率性能提升的重要课题之一。传统的欧姆接触制造方式主要是基于Ti/Al或 Ti/Al/Ni/Au多层金属结构的合金工艺，合金时通常需要800-900℃的快速热退火，此时Al的熔融颗粒会导致金属边缘颗粒化，对于微波器件来说，颗粒会影响电场分布、产生信号衰减，同时颗粒的物理结构也会限制欧姆接触间距的缩短。为了克服这一难题，基于再生长技术的欧姆接触制造方式逐渐成为超高频GaN HEMT器件制造的主流。2015年美国休斯实验室在超薄势垒的AlN/GaN异质结表面通过缩短栅源/栅漏间距至50nm、栅长20nm实现了fT/fmax＝444/454GHz的高截止频率性能结果(参见文献Tang Y,Shinohara K,Regan D,et al. Ultrahigh-Speed GaN High-Electron-MobilityTransistors With fT/fmax of 454/444 GHz[J].IEEE Electron Device Letters,2015,36(6):549-551.)，实验结果证实通过缩短栅源和栅漏间距，可以实现低的导通电阻，从而对截止频率性能产生影响的重要影响因素。
中国专利CN 1998085 B公开了“制作具有再生长欧姆接触区的氮化物基晶体管的方法以及具有再生长欧姆接触区的氮化物基晶体管”，其基本原理是使用 MOCVD或者MBE技术在氮化物半导体欧姆接触区域进行掺杂Si、Ge和/或O 的InGaN、AlInGaN、InAlN、GaN、AlGaN和/或InN生长以实现低欧姆接触电阻特性。该方案能够较好地实现氮化物半导体表面低欧姆接触电阻，但是受制于栅制备技术限制，无法实现高性能的微波器件。
中国专利201710549494.2公开了“基于自对准栅的GaN超高频器件及制作方法”，其基本原理是T型栅光刻完毕后直接进行势垒层刻蚀和氧化，形成栅介质，随后蒸发栅金属，实现T型栅电极、凹槽与栅介质的自对准。该方案能够实现短栅长条件下低栅漏电的超高频GaN器件，且避免了T型栅结构二次光刻带来的套准误差，但是无法缩短载流子在沟道方向的渡越时间。
中国专利CN 103715255 B公开了“一种自对准栅GaN HEMT器件及其制备方法”，其基本原理是在基片表面淀积SiN介质，刻蚀源漏区域制造源漏金属，并用氧化物对金属侧面进行保护，再利用干法刻蚀过程中对SiN和光刻胶的高选择比刻蚀出栅槽，完成自对准栅的GaN HEMT制造。该方案能够实现栅与源漏欧姆接触的自对准，但是无法实现超高频器件要求的T型栅，并且栅保护SiN 介质的刻蚀过程会对势垒层造成无法避免的损伤。
此外，微波器件在高频工作状态下有源区会产生一定热量，对器件工作的可靠性和肖特基接触性能产生重要影响。实验结果表明，以Ni与AlGaN构成的肖特基金半接触在结温达到400℃以上时肖特基势垒特性会发生严重退化甚至失效。
发明内容
本发明的目的在于提供一种高截止频率性能的自对准低欧姆接触电阻GaN HEMT器件及其制造方法，不仅能够实现较高的器件性能，还能够提供较好的可靠性，更加简便的工艺步骤，适用于GaN微波器件的生产制造。
实现本发明目的的技术解决方案为：一种自对准低欧姆接触电阻GaN HEMT 器件，由下至上依次包括衬底、缓冲层，所述缓冲层顶部设置高掺杂n+-GaN层和势垒层，势垒层设置在左右两个高掺杂n+-GaN层之间，两个高掺杂n+-GaN 层顶部分别设置有源极金属、漏极金属，势垒层上方设置有栅极金属，栅极金属为T型栅结构，两侧和底部包覆有势垒金属层；以所述高掺杂n+-GaN层、源极金属和漏极金属共同构成欧姆接触区域，所述势垒层、栅极金属、势垒金属层共同构成肖特基接触区域。
一种自对准低欧姆接触电阻GaN HEMT器件的制造方法，包括以下步骤：
1)在衬底基片上，利用MOCVD依次生长缓冲层和势垒层；
2)在生长出来的材料表面旋涂光刻胶，采用光刻工艺制造出栅极图形；
3)在材料表面淀积势垒金属层WN合金；
4)在材料表面蒸发栅极金属；
5)通过湿法方式，去除光刻胶及附着在其表面的栅极金属和势垒金属层；
6)淀积介质牺牲层；
7)刻蚀介质牺牲层，势垒层和缓冲层；
8)生长高掺杂n+-GaN层；
9)通过湿法方式，去除介质牺牲层及附着在其表面的高掺杂n+-GaN层；
10)在剩余的高掺杂n+-GaN层形成源极金属和漏极金属，获取欧姆接触。
本发明与现有技术相比其显著优点在于：
(1)本发明提出的一种自对准低欧姆接触电阻GaN HEMT器件，利用悬空掩膜实现GaN材料选区刻蚀和外延，通过这种掩膜结构实现了尺寸微缩器件的自对准，工艺简便，对光刻精度要求较低，便于实现生产制造。
(2)本发明提出的一种自对准低欧姆接触电阻GaN HEMT器件，将WN 难熔金属势垒结构引入微波器件，大大提升了器件的可靠性，能够满足更高温度工作需要。
附图说明
图1是本发明提出的一种自对准低欧姆接触电阻GaN HEMT器件的剖视图。
图2、图3、图4、图5、图6、图7、图8、图9、图10、图11依次是本发明提出的一种自对准低欧姆接触电阻GaN HEMT器件的制造方法的流程示意图。
图12为自对准低欧姆接触电阻GaN HEMT器件的尺寸标注图。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式做进一步的详细说明。
参照图1，本发明提出一种自对准低欧姆接触电阻GaN HEMT器件，本发明提出的一种自对准低欧姆接触电阻GaN HEMT器件，包括衬底1、缓冲层2、高掺杂n+-GaN层3、源极金属4、势垒层5、栅极金属6、势垒金属层7和漏极金属8。
所述缓冲层2设置在衬底1上方，缓冲层2顶部设置高掺杂n+-GaN层3和势垒层5，势垒层5设置在左右两个高掺杂n+-GaN层3之间，两个高掺杂n+-GaN 层3顶部分别设置有源极金属4、漏极金属8，势垒层5上方设置有栅极金属6，栅极金属6为T型栅结构，两侧和底部包覆有势垒金属层7，所述两侧是指与源极金属4、漏极金属8相对的左右两侧；所述势垒层5的横向宽度与栅极6的帽层金属宽度相同；以所述高掺杂n+-GaN层3、源极金属4和漏极金属8共同构成欧姆接触区域，所述势垒层5、栅极金属6、势垒金属层7共同构成肖特基接触区域。其中：
势垒层的横向宽度由栅极的帽层金属宽度决定。
所述势垒金属层7材质为WN，厚度为10-30nm。
所述势垒层5的材质为AlGaN、InAlN、AlInGaN或AlN中的某一种。
所述高掺杂n+-GaN层掺杂元素为Si或Ge，其掺杂浓度为 1×1019cm-3-8×1020cm-3。
所述栅极金属6通过电子束蒸发得到，金属层结构包括但不限于Pt/Au、 Pt/Au/Ti等。
如图12所示，所述高掺杂n+-GaN层3与源极金属4、漏极金属8之间的缩进构成等长的间距L1，其值为50～250nm；
所述栅极金属6和势垒金属层7构成的T型结构顶部宽度L2与两侧高掺杂 n+-GaN层3间距相等，L2值为200～800nm；所述势垒层5的横向宽度与栅极金属6和势垒金属层7构成的T型结构帽层金属宽度相同。
所述栅极金属6和势垒金属层7构成的T型结构下部宽度L3构成器件特征栅长，其值为15～60nm。
所述栅极金属6和势垒金属层7构成的T型结构总高度H1为800～1800nm；
所述栅极金属6和势垒金属层7构成的T型结构下部高度H2为150～500nm；
所述源极金属4、漏极金属8厚度相等，构成H3，其值为100～400nm；
所述高掺杂n+-GaN层3厚度H4为80～200nm。
参照附图2-11，本发明提出一种自对准低欧姆接触电阻GaN HEMT器件的制造方法，包括如下具体步骤：
1)在衬底基片上，利用MOCVD依次生长缓冲层2和势垒层5，如图2；
2)在所述材料表面旋涂光刻胶，采用光刻工艺制造出栅极图形，如图3；
3)在所述光刻后材料表面淀积势垒金属层WN合金；
4)在所述材料表面蒸发或溅射栅极金属，如图4；
5)通过湿法方式，去除光刻胶及附着在其表面的多余栅极和势垒金属层金属，如图5；
6)在所述材料表面淀积介质牺牲层，如图6；
7)采用强各向异性干法刻蚀设备刻蚀介质牺牲层，势垒层5和缓冲层2，如图7、图8；
8)在所述刻蚀后材料表面生长高掺杂n+-GaN层3，如图9；
9)通过湿法方式，去除所述材料表面介质牺牲层及附着在其表面的多余高掺杂n+-GaN层3，如图10；
10)在所述材料高掺杂n+-GaN层通过光刻定义有源区，随后蒸发与剥离形成源极和漏极金属，获取欧姆接触，如图11。
进一步的，步骤1)所述衬底1的材质为SiC、Si、金刚石或GaN；
步骤6)、步骤7)和步骤9)所述介质牺牲层的材质为SiN、SiON、SiO2中的任一种或多种组合。
进一步的，步骤3)所述势垒金属层7的淀积方式为ALD或直流磁控溅射。
进一步的，步骤7)所述势垒层5和缓冲层2刻蚀深度为50-150nm；
步骤8)所述高掺杂n+-GaN层3厚度为80-200nm；
步骤10)所述源极金属4和漏极金属8厚度为100-400nm。
进一步的，步骤8)所述高掺杂n+-GaN层3的生长方式为MBE或MOCVD。
本发明的基本原理是利用栅制造后形成的大跨度栅帽结构作为悬空掩膜，采用强各向异性干法刻蚀实现对材料表面介质牺牲层、势垒层和缓冲层的刻蚀，并生长n+-GaN区域。通过这种方式，栅源/栅漏间距完全由栅帽金属尺寸定义，最终实现了自对准的器件结构。
根据以上本发明所述的一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法，下面进一步公开本发明的具体实施例，但并不限于这些实施例。
实施例1
以制造衬底1为SiC，势垒层5为AlxGa1-xN、x＝0.28、厚度为12nm的一种具有分割子器件的GaN高电子迁移率晶体管，其制造过程是：
1)在材质SiC的衬底1上，利用金属有机物化学气相淀积技术MOCVD，在950℃下生长2μm的非故意掺杂的GaN层，形成缓冲层2,随后在缓冲层2上生长厚度为12nm的AlGaN势垒层5，Al组分为28％。
2)在势垒层5的表面自下而上依次旋涂ZEP520A、PMGI、ZEP520A光刻胶，使用电子束直写工艺完成栅极曝光使用一次曝光技术完成T型结构曝光，显影后制造出T型栅图形；电子束直写工艺条件为：电子束胶自下而上ZEP520A、 PMGI、ZEP520A厚度依次为250nm、400nm、250nm；50nm线宽曝光能量为 800μC/cm2；500nm线宽曝光能量为200μC/cm2；显影溶液自上而下依次使用 ZED-N50、TMAH、ZED-N50完成。
3)采用ALD设备在所述T型栅图形表面生长WN合金势垒金属层7；WN 合金生长的工艺条件为：生长温度100℃，双(叔丁基亚氨基)双(二甲基氨基)钨(VI) 通源时间1.5-3.5s，氨气通源时间1.5-3.5s，吹扫时间4-6s，射频功率40W，生长循环数300，厚度为15-25nm。
4)在所述完成势垒金属层7淀积材料表面通过电子束蒸发栅极6金属，金属结构自下而上为Pt、Au，对应厚度自下而上为100、400nm；电子束蒸发的工艺条件为：真空度≦2.0×10-6Torr，淀积速率小于
5)采用丙酮、N-甲基吡咯烷酮溶液、乙醇和去离子水交替处理所述材料，去除势垒层5表面的光刻胶以及光刻胶表面的金属；接着使用氧等离子体处理所述材料，然后在氮气气氛中进行快速热退火处理；氧等离子体处理的工艺条件为：氧气流量500sccm，功率200W，时间180s；快速热退火的工艺条件为：温度 400-550℃，时间2-4min。
6)通过PECVD在所述势垒层5、栅极6和势垒金属层7表面生长SiO2介质牺牲层；SiO2介质牺牲层生长的工艺条件为：气体分别为SiH4、N2O、He和 N2，流量分别为8sccm、20sccm、150sccm和200sccm，压力250-400mT，温度 250-340℃，功率50W，厚度为150nm。
7)以所述栅极6和势垒金属层7共同构成的栅帽悬空结构为掩膜，使用高各向异性ICP刻蚀分别对所述150nm SiO2、势垒层5和缓冲层2进行刻蚀；其中SiO2的刻蚀条件为：气体为SF6，流量40sccm，压力0.2Pa，温度100℃，上电极功率150-200W，下电极功率10-20W，刻蚀深度150nm；势垒层5和缓冲层 2的刻蚀条件为：气体为Cl2，流量分别为10sccm，压力为1Pa，温度25℃，上电极功率80-120W，下电极5-10W，势垒层5刻蚀深度12nm，缓冲层2刻蚀深度100nm。
8)使用MOCVD在所述缓冲层2、势垒层5、介质牺牲层SiO2、栅极6和势垒金属层7表面生长高掺杂n+-GaN层3；高掺杂n+-GaN层3生长的工艺条件为：腔体压力40-60mTorr，温度950-1150℃，镓源流量30-80μmol/min，氨气流量5000-7000sccm，氢气流量800-1800sccm，硅源流量20-70μmol/min，掺杂浓度1×1019cm-3-8×1020cm-3，厚度150nm。
9)对所述生长高掺杂n+-GaN层3后材料表面使用标准BOE缓冲氧化物刻蚀液去除SiO2牺牲介质层以及附着在其表面的多余高掺杂n+-GaN层3。
10)在栅极6两侧的高掺杂n+-GaN层3表面光刻开孔，通过电子束蒸发与剥离形成源极4和漏极8金属；淀积金属的工艺条件为：真空度≦1.5×10-6Torr，淀积速率小于淀积金属叠层的材质自下而上依次为Ti、Pt、Au，淀积金属叠层的厚度分别为20nm、100、200nm。
实施例2
以制造衬底1为Si，势垒层5为AlN、厚度为8nm的一种自对准低欧姆接触电阻GaNHEMT器件，其制造过程是：
1)在材质为Si的衬底1上，利用金属有机物化学气相淀积技术MOCVD，在950℃下生长2μm的非故意掺杂的GaN层，形成缓冲层2,随后在缓冲层2上生长厚度为8nm的AlN势垒层5。
2)在势垒层5的表面自下而上依次旋涂PMMA、PMGI、PMMA光刻胶，使用电子束直写工艺完成栅极曝光使用一次曝光技术完成T型结构曝光，显影后制造出T型栅图形；电子束直写工艺条件为：电子束胶自下而上PMMA、PMGI、 PMMA厚度依次为250nm、400nm、250nm；50nm线宽曝光能量为2000μC/cm2； 500nm线宽曝光能量为800μC/cm2；显影溶液自上而下依次使用MIBK、TMAH、 MIBK完成。
3)采用ALD设备在所述T型栅图形表面生长WN合金势垒金属层7；WN 合金生长的工艺条件为：热法生长，生长温度150℃，W2(NMe2)6通源时间2-4s，氨气通源时间2-4s，吹扫时间2-6s，生长循环数300，厚度为15-25nm。
4)实施例2的第4)步与实施例1的第4)步相同。
5)采用丙酮、N-甲基吡咯烷酮溶液、乙醇和去离子水交替处理所述材料，去除势垒层5表面的光刻胶以及光刻胶表面的金属；接着使用氧等离子体处理所述材料，然后在氮气气氛中进行快速热退火处理；氧等离子体处理的工艺条件为：氧气流量500sccm，功率200W，时间180s；快速热退火的工艺条件为：温度 350-500℃，时间2-3min。
6)通过PECVD在所述势垒层5、栅极6和势垒金属层7表面依次生长SiN 和SiO2介质牺牲层；SiN介质牺牲层生长的工艺条件为：气体分别为SiH4、NH3、 He和N2，流量分别为6sccm、3sccm、150sccm和200sccm，压力为300-450mTorr，温度300-340℃，功率25W，厚度为50nm；SiO2介质牺牲层生长的工艺条件为：气体分别为SiH4、N2O、He和N2，流量分别为8sccm、20sccm、150sccm和200sccm，压力250-400mT，温度250-340℃，功率50W，厚度为100nm。
7)以所述栅极6和势垒金属层7共同构成的栅帽悬空结构为掩膜，使用高各向异性ICP刻蚀依次对所述100nm SiO2、50nm SiN、势垒层5和缓冲层2进行刻蚀；其中SiO2的刻蚀条件为：气体为SF6，流量40sccm，压力0.2Pa，温度100℃，上电极功率150-200W，下电极功率10-20W，刻蚀深度100nm；SiO2 的刻蚀条件为：气体为SF6，流量60sccm，压力0.2Pa，温度100℃，上电极功率170-220W，下电极功率15-25W，刻蚀深度50nm；势垒层5和缓冲层2的刻蚀条件为：气体为Cl2，流量分别为10sccm，压力为1Pa，温度25℃，上电极功率80-120W，下电极5-10W，势垒层5刻蚀深度12nm，缓冲层2刻蚀深度100nm。
8)使用MBE在所述缓冲层2、势垒层5、介质牺牲层SiN、介质牺牲层SiO2、栅极6和势垒金属层7表面生长高掺杂n+-GaN层3；高掺杂n+-GaN层3生长的工艺条件为：生长温度700-800℃，氨气流量30-80sccm，硅源温度1200-1300℃，掺杂浓度1×1019cm-3-8×1020cm-3，厚度150nm。
9)对所述生长高掺杂n+-GaN层3后材料表面使用标准BOE缓冲氧化物刻蚀液去除SiO2牺牲介质层、SiN牺牲介质层以及附着在其表面的多余高掺杂 n+-GaN层3。
10)实施例2的第10)步与实施例1的第10)步相同。
以上具体实施方式及实施例是对本发明提出的一种自对准低欧姆接触电阻 GaNHEMT器件及其制造方法技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种IGBT器件