阅读说明：本技术 存储器装置及其制造方法 (Memory device and method of manufacturing the same ) 是由 江法伸 林杏莲 于 2018-11-15 设计创作，主要内容包括：一些实施例涉及一种存储器装置及其制造方法。所述存储器装置包括可编程金属化单元随机存取存储器(PMCRAM)单元。所述可编程金属化单元包括设置在底部电极之上的介电层,所述介电层包含中心区。导电桥能够在介电层内形成以及被消除,且导电桥控制在介电层的中心区内。在介电层之上设置有金属层。在底部电极与介电层之间设置有热散逸层。(Some embodiments relate to a memory device and a method of manufacturing the same. The memory device includes a programmable metallization cell random access memory (pmcrram) cell. The programmable metallization cell includes a dielectric layer disposed over a bottom electrode, the dielectric layer including a central region. The conductive bridge can be formed and eliminated within the dielectric layer with the conductive bridge being controlled within a central region of the dielectric layer. A metal layer is disposed over the dielectric layer. A heat dissipation layer is disposed between the bottom electrode and the dielectric layer.)

存储器装置及其制造方法

技术领域

本揭露的实施例是有关于一种存储器装置及其制造方法。

背景技术

许多现代电子装置包含电子存储器。电子存储器可为易失性存储器(volatilememory)或非易失性存储器(non-volatile memory)。非易失性存储器能够在没有电力的情况下保留其所存储的数据，而易失性存储器在断电时会丢失其所存储的数据。可编程金属化单元(programmable metallization cell，PMC)随机存取存储器(random accessmemory，RAM)(其也可被称为导电桥接RAM(conductive bridging RAM,CBRAM)、纳米桥(nanobridge)或电解存储器(electrolytic memory))因优于当前电子存储器的优点而作为下一代非易失性电子存储器的一个有希望的候选者。与当前非易失性存储器(例如，闪速随机存取存储器)相比，PMCRAM通常具有更好的性能及可靠性。与当前易失性存储器(例如，动态随机存取存储器(dynamic random-access memory，DRAM)及静态随机存取存储器(static random-access memory，SRAM))相比，PMCRAM通常具有更好的性能及密度且具有更低的功耗。

发明内容

本发明的一实施例揭露一种存储器装置，其特征在于，包括：底部电极；介电层，设置在所述底部电极之上；顶部电极，设置在所述介电层之上，其中导电桥能够选择性地形成在所述介电层内以将所述底部电极耦合到所述顶部电极；以及热散逸层，设置在所述底部电极与所述介电层之间。

本发明的一实施例揭露一种存储器装置，其特征在于，包括：可编程金属化单元，设置在内连配线之上，其中所述可编程金属化单元包括设置在顶部电极与底部电极之间的金属离子贮存库，其中在所述金属离子贮存库与所述底部电极之间设置有电解质，其中在所述底部电极与所述电解质之间设置有热散逸层；且其中所述电解质包括位于所述内连配线之上的导电桥区，其中所述导电桥区是界定在所述热散逸层的顶表面与所述金属离子贮存库的底表面之间，其中导电桥能够在所述导电桥区内形成及被消除。

本发明的一实施例揭露一种制造存储器装置的方法，其特征在于，包括：在内连配线之上形成底部电极，其中所述内连配线形成在衬底之上；在所述底部电极之上形成热散逸层；在所述热散逸层之上形成介电层；在所述介电层之上形成金属层；在所述金属层之上形成顶部电极；在所述顶部电极之上形成遮蔽层，其中所述遮蔽层覆盖所述顶部电极的中心区，其中所述遮蔽层暴露出所述顶部电极的牺牲部分；执行第一刻蚀工艺以部分移除位于所述顶部电极的所述牺牲部分下方的所述底部电极、所述热散逸层、所述介电层、所述金属层及所述顶部电极；以及在所述顶部电极周围、所述金属层周围及所述介电层的一部分周围形成侧壁间隔件。

附图说明

结合附图阅读以下详细说明会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1、图2、图3A及图3B示出根据本公开的包括可编程金属化单元的存储器装置的一些实施例的剖视图。

图3C示出根据本公开的阐述许多不同装置的电流-电压(Current-Voltage，IV)特征并突显包括可编程金属化单元的存储器装置的一些性能实例的曲线图。

图4示出根据本公开的包括包含两个可编程金属化单元的嵌入式存储器区以及逻辑区的存储器装置的一些实施例的剖视图。

图5A示出包括两个可编程金属化单元的存储器装置的一些实施例的剖视图。

图5B示出由图5A中的切割线所指示的图5A所示存储器装置的俯视图。

图6到图10示出根据本公开的一种形成包括嵌入式存储器区及逻辑区的存储器装置的方法的一些实施例的剖视图和/或俯视图。

图11示出根据本公开的一种形成包括可编程金属化单元的存储器装置的方法的一些实施例的流程图格式的方法。

附图标号说明

100、200：PMCRAM装置

101：层间介电质

102：底部内连通孔

104、110：介电层

106：底部电极

107：区

108：热散逸层

110a：第一对外侧壁

110b：第二对外侧壁

112：金属层

114：顶部电极

116：侧壁间隔件

118：层间介电质层

119：可编程金属化单元

120：顶部电极通孔

122：第一导电通孔

124：上部导电配线/第一导电配线

126：第二层间介电质层

202：膜堆叠

300a：PMCRAM装置/第一状态

300b：第二状态

302：导电基底

304：导电桥

306：第一区段

308：第二区段

310a：IV曲线/第一IV曲线

310b：IV曲线/第二IV曲线

310c：IV曲线

312a：IV曲线/第四IV曲线

312b：IV曲线/第五IV曲线

312c：IV曲线/第六IV曲线

400、500a：存储器装置

401a：嵌入式存储器区

401b：逻辑区

402：底部内连通孔

404：第二导电通孔

406：第二导电配线

408：倾斜侧壁

504：内连结构

506：衬底

508：浅沟槽隔离区

510、512：存取晶体管/晶体管

514、516：存取栅极电极/字线栅极电极

518、520：存取栅极介电质/字线栅极介电质

522：存取侧壁间隔件/字线侧壁间隔件

524：源极/漏极区

526、528、530：IMD层

532：底部金属化层/金属化层

534、536：金属化层

538、540、542：金属线

544：接触件

546：通孔

550、552：介电保护层

600、700、800、900、1000：剖视图

602：底部电极膜

604：热散逸膜

702：介电膜

704：金属膜

706：顶部电极膜

708：遮蔽层

710：牺牲部分

712：中心区

802：刻蚀剂

1100：方法

1102、1104、1106、1108、1110、1112、1114、1116、1118：动作

θ：非零角/第一非零角

Φ：第二非零角

具体实施方式

本公开提供用于实施本公开的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所讨论的各个实施例和/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“在...之下”、“在...下方”、“下部的”、“在...上方”、“上部的”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。除附图中所绘示的取向以外，所述空间相对性用语旨在涵盖装置在使用或操作中的不同取向。设备可被另外取向(旋转90度或处于其他取向)，且本文所使用的空间相对性描述语可同样相应地作出解释。

可编程金属化单元一般包括排列在顶部电极与底部电极之间的电解质。当在顶部电极及底部电极两端施加置位电压(set voltage)时，在电解质内形成导电桥(conductivebridge)。当在顶部电极及底部电极两端施加复位电压(reset voltage)时，在电解质内消除导电桥。在理想条件下，导电桥形成在可编程金属化单元的中心附近。

在制作可编程金属化单元期间，高热量可在施加置位电压及复位电压时因导电桥的形成及删除而聚积在底部电极的顶表面附近。高热量可导致各种问题，例如因导电桥在电解质内的不稳定形成而引起的置位/复位电压的大变化。举例来说，在一些实施例中导电桥将沿着电解质的右手边缘或左手边缘形成，而不是形成在电解质的中心处。另外，导电桥的大小及形状可能改变，从而造成置位/复位电压的大变化。

在本公开的一些实施例中，就形状和/或位置来说，为了更一致地形成导电桥，可在电解质与底部电极之间设置热散逸层。热散逸层使原本将聚积在底部电极的顶表面处的热量散逸。此会限制置位/复位电压的大变化，且使导电桥在电解质中的固定中心区中以相对一致的形状形成。性能的改善会增加装置稳定性、耐久性及读取/写入次数。

参照图1，提供根据一些实施例的PMCRAM装置100的剖视图。

PMCRAM装置100包括可编程金属化单元119。可编程金属化单元119包括底部电极106及顶部电极114，其中在顶部电极114与底部电极106之间设置有介电层110(在一些实施例中，也被称为电解质)。在介电层110之上设置有金属层112(在一些实施例中，也被称为金属离子贮存库)。在一些情形中，金属层112可被视为顶部电极114的一部分。

可编程金属化单元119通常设置在具有介电层104设置在其上的层间介电质(inter-level dielectric，ILD)101之上。底部内连通孔102将底部电极106连接到所述装置的下伏金属层和/或有源装置。顶部电极通孔120设置在顶部电极114之上，且将顶部电极114连接到上部金属层(例如，上部导电配线124)。因此，可编程金属化单元119可驻留在层间介电质(ILD)层118内，且在ILD层118之上设置有第二ILD层126。在顶部电极通孔120之上设置有第一导电通孔122。第一导电配线124延伸超过第一导电通孔122的侧壁并连接到位线(图中未示出)。

在一些实施例中，介电层110具有第一对外侧壁110a，第一对外侧壁110a与底部电极106的外侧壁对齐。侧壁间隔件116环绕顶部电极114的外侧壁、金属层112的外侧壁及介电层110的第二对外侧壁110b。第一对外侧壁110a具有比第二对外侧壁110b的宽度大的宽度。侧壁间隔件116的底表面接触介电层110的顶表面。顶部电极通孔120的外侧壁位于顶部电极114的外侧壁以内。在一些实施例中，第一导电通孔122及第一导电配线124可由例如铜或铝构成。底部电极106的外侧壁与介电层110的第一对外侧壁110a对齐。顶部电极114的外侧壁及金属层112的外侧壁与介电层110的第二对外侧壁110b对齐。在一些实施例中，第一对外侧壁110a及第二对外侧壁110b是从剖视图中来界定。举例来说，如果当从上方观察时，可编程金属化单元119是圆形/椭圆形，则当从上方观察时第一对外侧壁110a是单一连续的侧壁，因此当在剖视图中绘示时，第一“对”外侧壁110a是指此单一连续的侧壁的性质。另外，如果当从上方观察时，可编程金属化单元119是圆形或椭圆形，则与包括可编程金属化单元119的层的剖视图相关联的任何长度分别与圆形的直径或在椭圆的长轴(major axis)上的两个顶点之间界定的长度对应。

在操作期间，可编程金属化单元119依赖于氧化还原反应(redox reaction)来在顶部电极114与底部电极106之间的区107中形成及溶解导电桥。在顶部电极114与底部电极106之间的区107中存在导电桥会产生低电阻状态，而在区107中不存在导电桥会形成高电阻状态。因此，通过对可编程金属化单元119施加适当的偏压以在区107中产生或溶解导电桥，可编程金属化单元119可在高电阻状态与低电阻状态之间切换。

为了有利于此种切换，顶部电极或底部电极中的一者为电化学惰性的，而另一者为电化学活性的。举例来说，在一些实施例中，底部电极106可为相对惰性的，且可由氮化钛(TiN)、氮化钽(TaN)、钽、钛、铂、镍、铪、锆或钨等制成；和/或顶部电极114(和/或金属层112)可为电化学活性的且可由银、铜、铝或碲等制成。在其他实施例中，顶部电极及底部电极的组成物可相对于以上所述的方式进行倒装，以使底部电极为电化学活性的且顶部电极为惰性的。在一些实施例中，介电层110可表现为固态电解质薄膜，所述固态电解质是具有高度移动的离子的固态材料。举例来说，在一些实施例中，介电层110可由氧化铪(HfO₂)、氧化锆(ZrO₂)、氧化铝(Al₂O₃)、非晶硅(a-Si)或氮化硅(Si₃N₄)等制成。

为了通过使导电桥的位置及形状更具可重复性来改善性能，在底部电极106之上设置热散逸层108。热散逸层108的外侧壁可与介电层110的第一对外侧壁110a对齐，并与底部电极106的外侧壁对齐。热散逸层108是由热传导率大于100W/m-K的材料构成，且设置在介电层110与底部电极106之间的界面之间。在一些实施例中，热散逸层108可由氮化铝(AlN)、碳化硅(SiC)、氧化铍(BeO)或氮化硼(BN)构成。在介电层110与底部电极106之间存在热散逸层108会防止热量在界面处积聚。通过防止此种热量积聚，热散逸层108限制置位/复位电压的大变化，且使导电桥的位置和/或形状在介电层110内更具可重复性和/或更均匀。因此，热散逸层108会增大可编程金属化单元119的稳定性、耐久性及读取/写入次数。

图2示出PMCRAM装置200的一些额外实施例的剖视图。

PMCRAM装置200包括ILD 101以及设置在ILD 101之上的介电层104。在ILD 101内设置有底部内连通孔102。在底部内连通孔102之上设置有可编程金属化单元119。可编程金属化单元119包括：底部电极106，设置在介电层104内；热散逸层108，设置在底部电极106之上；以及介电层110，设置在热散逸层108之上。可编程金属化单元119还包括：金属层112，设置在介电层110之上；顶部电极114，设置在金属层112之上；以及侧壁间隔件116，设置在顶部电极114、金属层112及介电层110周围。

在顶部电极114之上设置有顶部电极通孔120。在可编程金属化单元119周围形成有ILD层118。在ILD层118之上设置有第二ILD层126。在顶部电极通孔120之上设置有第一导电通孔122。在第一导电通孔122之上设置有第一导电配线124。侧壁间隔件116包括由顶部电极114的最外侧壁及金属层112的最外侧壁界定的一对外侧壁。可编程金属化单元119包含膜堆叠(film stack)202，膜堆叠202包括：底部电极106、热散逸层108、介电层110、金属层112及顶部电极114。膜堆叠202包括位于底部内连通孔102之上的中间区以及位于侧壁间隔件116的所述一对外侧壁之下的***区。膜堆叠202的中间区的底表面位于膜堆叠202的***区的底表面下方。热散逸层108包括位于底部内连通孔102之上的中心区以及位于侧壁间隔件116的所述一对外侧壁之下的***区。在一些实施例中，热散逸层108的中心区的顶表面位于热散逸层108的***区的底表面下方。

在一些实施例中，热散逸层108被形成为具有处于大约1埃(angstrom)与31埃之间的范围内的厚度。在一些实施例中，底部电极106是由热传导率小于100W/m-K的材料构成。在一些实施例中，底部电极106可由例如氮化钛(TiN)、氮化钽(TaN)、钽(Ta)、钛(Ti)、铂(Pt)、镍(Ni)、铪(Hf)或锆(Zr)构成。在一些实施例中，介电层110可由例如氧化铪(HfO₂)、二氧化锆(ZrO₂)、氧化铝、非晶硅(a-Si)或氮化硅构成。在一些实施例中，金属层112可由例如银、铜、铝或碲构成。

在一些实施例中，底部电极106被形成为具有处于大约100埃与300埃之间的范围内的厚度且具有处于大约15nm(纳米)与550nm之间的范围内的长度。在一些实施例中，热散逸层108被形成为具有处于大约15埃与75埃之间的范围内的厚度且具有处于大约15nm与550nm之间的范围内的长度。在一些实施例中，热散逸层108被形成为具有处于大约15埃与75埃之间的范围内的厚度且具有处于大约15nm与550nm之间的范围内的长度。在一些实施例中，介电层110被形成为具有处于大约5埃与75埃之间的范围内的厚度且具有处于大约15nm与550nm之间的范围内的长度。在一些实施例中，金属层112被形成为具有处于大约250埃与450埃之间的范围内的厚度且具有处于大约15nm与550nm之间的范围内的长度。在一些实施例中，顶部电极114被形成为具有处于大约100埃与350埃之间的范围内的厚度且具有处于大约15nm与550nm之间的范围内的长度。

图3A示出PMCRAM装置300a的一些额外实施例的剖视图。

PMCRAM装置300a包括ILD 101以及设置在ILD 101之上的介电层104。在ILD 101内设置有底部内连通孔102。在底部内连通孔102之上设置有可编程金属化单元119。可编程金属化单元119包括：底部电极106，设置在介电层104内；热散逸层108，设置在底部电极106之上；介电层110，设置在热散逸层108之上。可编程金属化单元119还包括：金属层112，设置在介电层110之上；顶部电极114，设置在金属层112之上；侧壁间隔件116，设置在顶部电极114、金属层112及介电层110周围。

图3A示出可编程金属化单元119的第一状态300a的一个实施例。可编程金属化单元119处于高电阻状态，在介电层110及热散逸层108内形成有导电基底302(在一些实施例中，被称为导电柱)。在一些实施例中，高电阻状态是在对可编程金属化单元119执行优化的复位状态之后实现。导电基底302的底表面接触底部电极106的顶表面。在一些实施例中，导电基底302位于底部内连通孔102的最外侧壁内。导电基底302的底表面包括第一宽度，导电基底302的顶表面包括第二宽度。第一宽度大于第二宽度。导电基底302的侧壁相对于与热散逸层108的顶表面垂直的线以非零角θ成角度。导电基底302的顶表面位于金属层112的底表面下方。在此高电阻状态下，底部电极106与金属层112电隔离。

图3B示出可编程金属化单元119的第二状态300b的一个实施例。可编程金属化单元119处于低电阻状态(在一些实施例中，也被称为置位状态)，在介电层110及热散逸层108内形成有导电桥304。导电桥304的底表面接触底部电极106的顶表面。在一些实施例中，导电桥304位于底部内连通孔102的最外侧壁内。导电桥304的底表面包括第一宽度，导电桥304的顶表面包括第二宽度。第一宽度大于第二宽度。导电桥304的侧壁相对于与热散逸层108的顶表面垂直的线以非零角成角度。导电桥304的顶表面接触金属层112的底表面。在此低电阻状态下，底部电极106电耦合到金属层112。

图3C示出包括可编程金属化单元(例如之前在图1中所示及所述)的存储器装置的实施例的一系列IV曲线。这些IV曲线反映了在可编程金属化单元上进行的各种数目的置位操作及复位操作。在置位操作及复位操作中，例如，在底部电极106及金属层112两端施加电压，且金属化单元上的电流量随着所施加的电压变化而变化，这决定了导电桥304存在的程度。因此，在置位操作中，所施加的(例如，正的)电压会在介电层110中形成导电桥304，而在复位操作中，所施加的(例如，负的)电压会从介电层110移除导电桥304的至少一部分(或反之)。因此，可编程金属化单元显示出典型的双稳态(bi-stable)I-V曲线，所述曲线展示所述单元的双极切换(bipolar switching)。

更具体来说，在图3C中，IV曲线310a、310b及310c涉及根据本公开的一些实施例，其中可编程金属化单元包括热散逸层。这些曲线310a、310b、310c绘示当对所述单元施加更多置位操作及复位操作时，IV曲线如何及时地变化。因此，可例如直到100次置位及复位操作来实现第一IV曲线310a；一般在100次置位及复位操作之后且在10,000次置位及复位操作之前实现第二IV曲线310b；且一般在已对所述单元进行多于10,000次置位及复位操作之后实现第三IV曲线。

其他IV曲线312a、312b及312c表示对不包括热散逸层的第二可编程金属化单元施加的不同数目的置位及复位操作。因此，可例如直到此第二可编程金属化单元的100次置位及复位操作来实现第四IV曲线312a；一般在100次置位及复位操作之后且在10,000次置位及复位操作之前实现第五IV曲线312b；且一般在已第二可编程金属化单元进行多于10,000次置位及复位操作之后实现第六IV曲线312c。在一些情况下，此第二金属化单元可例如在100次置位/复位操作之后故障。

如可通过比较曲线310a到310c以及312a到312c看出，不存在热散逸层的此第二可编程金属化单元(曲线312a、312b、312c)因导电桥在第二可编程金属化单元的介电层内移位和/或随机形成而遭遇耐久性降低。在大量的置位及复位操作之后，耐久性降低需要例如对第二可编程金属化单元施加更大的绝对电压来进行置位及复位操作。因此，在上述置位及复位操作数量之后，本公开的包括热散逸层的可编程金属化单元具有比第二可编程金属化单元的置位及复位电压变化更小的置位及复位电压变化。因此，可编程金属化单元119的热散逸层108在减小置位及复位电压变化的同时增加PMCRAM装置的耐久性。

在一些实施例中，导电桥304包括两个区段。在一些实施例中，第一区段306包含与导电基底(图3A所示302)的相同的物理形状及特征。第二区段308的底表面直接接触第一区段306的顶表面。第二区段308的底表面具有与第一区段306的顶表面的宽度相同的宽度。第二区段308的顶表面的宽度小于第二区段308的底表面的宽度。第一区段306的侧壁相对于与热散逸层108的顶表面垂直的线以第一非零角θ成角度。第二区段308的侧壁相对于与热散逸层108的顶表面垂直的线以第二非零角Φ成角度。第一非零角θ是与第二非零角Φ不同的角。在一些实施例中，第一非零角θ大于第二非零角Φ。在一些实施例中，第二非零角Φ处于1度与60度的范围内。在一些实施例中，第一非零角θ处于1度与60度的范围内。

在一些实施例中，可编程金属化单元119在高电阻状态(图3A)与低电阻状态(图3B)之间转换。切换过程包括施加置位电压以实现低电阻状态。参照图3B，置位电压将形成第二区段308。然后，对可编程金属化单元119施加复位电压，移除第二区段308，只留下第一区段306，且将可编程金属化单元119切换到高电阻状态(图3A)。此过程可根据需要重复多次。与传统PMCRAM装置相比，由于第一区段306在高电阻状态及低电阻状态均存在，因此减少了切换时间。

参照图4，提供根据一些实施例的存储器装置400的剖视图。

存储器装置400包括嵌入式存储器区401a及逻辑区401b。嵌入式存储器区401a包括设置在ILD 101之上的介电层104。在ILD 101内设置有底部内连通孔102。存储器装置400包括两个可编程金属化单元。可编程金属化单元119包括：底部电极106，设置在介电层104内；热散逸层108，设置在底部电极106之上；介电层110，设置在热散逸层108之上。可编程金属化单元119还包括：金属层112，设置在介电层110之上；顶部电极114，设置在金属层112之上；侧壁间隔件116，设置在顶部电极114、金属层112及介电层110周围。在一些实施例中，可编程金属化单元119包括倾斜侧壁(angled sidewall)408。倾斜侧壁408包含相对于与底部内连通孔102的顶表面垂直的线的非零角。在顶部电极114之上设置有顶部电极通孔120。在可编程金属化单元119周围形成有ILD层118。在ILD层118之上设置有第二ILD层126。在顶部电极通孔120之上设置有第一导电通孔122。在第一导电通孔122之上设置有第一导电配线124。

逻辑区401b包括设置在ILD 101内的底部内连通孔402。介电层104设置在ILD 101之上。ILD层118设置在介电层104之上。第二ILD层126设置在ILD层118之上。在底部内连通孔402之上设置有第二导电通孔404。在一些实施例中，第二导电通孔404是由例如铜或铝构成。在第二导电通孔404之上设置有第二导电配线406。在一些实施例中，第二导电配线406是由例如铜或铝构成。第二导电配线406的侧壁延伸超过第二导电通孔404的侧壁。

参照图5A，提供根据一些实施例的存储器装置500a的剖视图。

存储器装置500a包括设置在存储器装置500a的相邻的金属层之间的内连结构504中的可编程金属化单元119。存储器装置500a包括衬底506。衬底506可为例如块状衬底(例如，硅衬底)或绝缘体上硅(silicon-on-insulator，SOI)衬底。所示实施例绘示一个或多个浅沟槽隔离(shallow trench isolation，STI)区508，浅沟槽隔离区508可包括位于衬底506内的介电质填充的沟槽。切割线直接设置在两个可编程金属化单元119的侧壁间隔件116的顶表面正上方。切割线穿过两个可编程金属化单元119的顶部电极通孔120。

在STI区508之间设置有两个存取晶体管510、512。存取晶体管510、512分别包括存取栅极电极514、516；存取栅极介电质518、520；存取侧壁间隔件522；以及源极/漏极区524。源极/漏极区524在衬底506内设置在存取栅极电极514、516与STI区508之间，且被掺杂以具有第一导电类型，所述第一导电类型与分别位于栅极介电质518、520之下的沟道区的第二导电类型相反。字线栅极电极514、516可例如为掺杂多晶硅或金属(例如，铝、铜或其组合)。字线栅极介电质518、520可例如为氧化物(例如二氧化硅)或高介电常数(high-k)介电材料。字线侧壁间隔件522可由例如氮化硅(例如，Si₃N₄)制成。

内连结构504排列在衬底506之上，且将装置(例如，晶体管510、512)彼此耦合。内连结构504包括以交替方式分层堆放在彼此之上的多个金属间介电(Inter-MetalDielectric，IMD)层526、528、530及多个金属化层532、534、536。IMD层526、528、530可例如由低介电常数介电质(例如，未经掺杂的硅酸盐玻璃)或氧化物(例如二氧化硅)或者极低介电常数介电层制成。金属化层532、534、536包括金属线538、540、542，金属线538、540、542形成在沟槽内且可由例如铜或铝等金属制成。接触件544从底部金属化层532延伸到源极/漏极区524和/或栅极电极514、516；且通孔546在金属化层532、534、536之间延伸。接触件544及通孔546延伸穿过介电保护层550、552(其可由介电材料制成，且可在制造期间充当刻蚀终止层)。介电保护层550、552可由例如极低介电常数介电材料(例如SiC)制成。接触件544及通孔546可例如由例如铜或钨等金属制成。

参照图5B，提供根据一些实施例的图5A所示存储器装置500a的俯视图。

如图5B所示，在一些实施例中，当从上方观察时，可编程金属化单元119具有圆形/椭圆形状或正方形/矩形状。然而，在其他实施例中，例如由于许多刻蚀工艺的偏好性，正方形或矩形状的隅角可变为圆形的，从而使可编程金属化单元119具有带有圆形隅角的正方形或矩形状或者具有圆形或椭圆形状。在一些实施例中，可编程金属化单元119排列在金属线540之上，且具有与金属线542直接电连接而在其之间无通孔或接触件的上部部分。在其他实施例中，顶部电极通孔120将上部部分耦合到金属线542。当从上方观察时，顶部电极通孔120、顶部电极114及侧壁间隔件116可具有与可编程金属化单元119相同的圆形/椭圆形状或正方形/矩形状。

图6到图10示出根据本公开的一种形成包括可编程金属化单元的存储器装置的方法的一些实施例的剖视图600到1000。尽管参照一种方法来阐述图6到图10所示剖视图600到1000，然而应理解图6到图10所示结构并非仅限于所述方法，而是确切来说可单独地独立于所述方法。尽管图6到图10被阐述为一系列动作，然而应理解这些动作不进行限制，这是因为所述动作的次序可在其他实施例中被改变，且所公开的方法也适用于其他结构。在其他实施例中，所示和/或所述的一些动作可全部或部分地被省略。

如图6的剖视图600所示，在ILD 101内形成底部内连通孔102。在ILD101之上形成介电层104。在底部内连通孔102及介电层104之上形成底部电极膜602。在一些实施例中，底部电极膜602是由热传导率小于100W/m-K的材料构成。在一些实施例中，底部电极膜602可由例如氮化钛(TiN)、氮化钽、钽、钛、铂、镍、铪或锆构成。在底部电极膜602之上形成热散逸膜604。在一些实施例中，热散逸膜604是由热传导率大于100W/m-K的材料构成。在一些实施例中，热散逸膜604可由氮化铝、碳化硅、氧化铍或氮化硼构成。

如图7的剖视图700所示，在热散逸膜604之上形成介电膜702。在介电膜702之上形成金属膜704。在金属膜704之上形成顶部电极膜706。在电极膜706之上形成遮蔽层708。遮蔽层708覆盖顶部电极膜706的中心区712。遮蔽层708不覆盖并暴露出顶部电极膜706的上表面的牺牲部分710。在一些实施例中，遮蔽层708包括光刻胶掩模(photoresist mask)。在其他实施例中，遮蔽层可包括硬掩模层(例如，包括氮化物层)。在一些实施例中，遮蔽层可包括多层硬掩模。

如图8的剖视图800所示，执行刻蚀工艺以刻蚀分别界定底部电极106、热散逸层108、介电层110、金属层112及顶部电极114的底部电极膜(图7所示602)、热散逸膜(图7所示604)、介电膜(图7所示702)、金属膜(图7所示704)、顶部电极膜(图7所示706)及遮蔽层(图7所示708)。刻蚀工艺涉及将牺牲部分(图7所示710)暴露于刻蚀剂802。将底部电极106的最外侧壁、热散逸层108的最外侧壁及介电层110的最外侧壁对齐。介电层110的第二对侧壁位于介电层110的最外侧壁以内。介电层110的第二对侧壁与金属层112的最外侧壁及顶部电极114的最外侧壁对齐。

如图9的剖视图900所示，在介电层110、金属层112及顶部电极114周围形成侧壁间隔件116。侧壁间隔件116的底表面接触介电层110的顶表面。侧壁间隔件116的最外侧壁与底部电极106的最外侧壁及热散逸层108的最外侧壁对齐。

如图10的剖视图1000所示，在顶部电极114之上形成顶部电极通孔120。在侧壁间隔件116、底部电极106及热散逸层108周围形成ILD层118。在ILD层118及顶部电极通孔120之上形成第二ILD层126。在顶部电极通孔120之上形成第一导电通孔122。在一些实施例中，第一导电通孔122可由铜或铝构成。在第一导电通孔122之上形成第一导电配线124。在一些实施例中，第一导电配线124可由例如铜或铝构成。第一导电配线124延伸超过第一导电通孔122的侧壁并连接到位线(图中未示出)。第二ILD层126环绕第一导电通孔122及第一导电配线124。

图11示出根据一些实施例的一种形成存储器装置的方法1100。尽管方法1100被示出和/或阐述为一系列动作或事件，然而应理解所述方法并非仅限于所示顺序或动作。因此，在一些实施例中，这些动作可采用与所示不同的次序来进行，和/或可同时进行。此外，在一些实施例中，所示动作或事件可被细分为多个动作或事件，所述多个动作或事件可在单独的时间进行或与其他动作或子动作同时进行。在一些实施例中，一些示出的动作或事件可被省略，且也可包括未示出的动作或事件。

在1102处，在衬底之上形成内连配线。图6示出与动作1102的一些实施例对应的剖视图600。

在1104处，在内连配线之上形成底部电极膜。图6示出与动作1104的一些实施例对应的剖视图600。

在1106处，在底部电极膜之上形成热散逸膜。图6示出与动作1106的一些实施例对应的剖视图600。

在1108处，在热散逸膜之上形成介电膜。图7示出与动作1108的一些实施例对应的剖视图700。

在1110处，在介电膜之上形成金属膜。图7示出与动作1110的一些实施例对应的剖视图700。

在1112处，在金属膜之上形成顶部电极膜。图7示出与动作1112的一些实施例对应的剖视图700。

在1114处，在顶部电极膜之上形成遮蔽层，所述遮蔽层覆盖顶部电极膜的中心区且暴露出顶部电极膜的牺牲部分。图7示出与动作1114的一些实施例对应的剖视图700。

在1116处，执行刻蚀工艺以部分移除位于牺牲部分下方的底部电极膜、热散逸膜、介电膜、金属膜及顶部电极膜，进而分别界定底部电极、热散逸层、介电质、金属层及顶部电极。图8示出与动作1116的一些实施例对应的剖视图800。

在1118处，在顶部电极周围、金属层周围及介电层的一部分周围形成侧壁间隔件。图9示出与动作1118的一些实施例对应的剖视图900。

因此，在一些实施例中，本公开涉及一种形成可编程金属化单元的方法，所述可编程金属化单元包括形成在底部电极与介电质之间的热散逸层，所述热散逸层是由热传导率大于100W/m-K的材料构成。

在一些实施例中，本公开涉及一种PMCRAM装置。PMCRAM装置包括：介电层，设置在底部电极之上，所述介电层包含中心区，导电桥能够在介电层内形成以及被消除，且导电桥控制在介电层的中心区内；金属层，设置在介电层之上；热散逸层，设置在底部电极与介电层之间。在一些实施例中，所述热散逸层是由热传导率大于100W/m-K的材料构成。在一些实施例中，所述热散逸层是由氮化铝、碳化硅、氧化铍或氮化硼构成。在一些实施例中，所述存储器装置被配置成在高电阻状态与低电阻状态之间切换；其中当处于所述高电阻状态时，导电柱设置在所述介电层的中心区内，所述导电柱具有与所述热散逸层的上表面接触的底表面且具有通过所述介电层的上部部分而与所述顶部电极间隔开的顶表面；且其中当处于所述低电阻状态时，所述导电柱保持设置在所述介电层的所述中心区内，且形成有导电桥，所述导电桥延伸穿过所述介电层的所述上部部分以将所述导电柱的所述顶表面与所述顶部电极连接。在一些实施例中，当处于所述高电阻状态及当处于所述低电阻状态时，所述导电柱的所述底表面具有第一宽度，且所述导电柱的所述顶表面具有第二宽度，其中所述第一宽度大于所述第二宽度。在一些实施例中，存储器装置还包括：内连配线，设置在所述底部电极下方；金属层，设置在所述顶部电极与所述介电层之间；以及侧壁间隔件，设置在所述顶部电极、所述金属层及所述介电层周围，其中所述侧壁间隔件包括第一对外侧壁，所述第一对外侧壁是由所述顶部电极的最外侧壁及所述金属层的最外侧壁界定；且其中所述热散逸层包括位于所述内连配线之上的中间区以及位于所述侧壁间隔件的所述第一对外侧壁之下的***区，其中所述中间区的底表面与所述***区的底表面实质上齐平。在一些实施例中，存储器装置还包括：内连配线，设置在所述底部电极下方；侧壁间隔件，设置在所述顶部电极及所述介电层周围，其中所述侧壁间隔件包括第一对外侧壁，所述第一对外侧壁是由所述顶部电极的最外侧壁界定；且其中所述热散逸层包括位于所述内连配线之上的中间区及位于所述侧壁间隔件的所述第一对外侧壁之下的***区，其中所述中间区的顶表面位于所述***区的底表面下方。在一些实施例中，所述介电层包括第一对外侧壁及第二对外侧壁，其中所述第二对外侧壁之间的宽度小于所述第一对外侧壁之间的宽度。在一些实施例中，所述第一对外侧壁与所述热散逸层的外侧壁对齐。

在其他实施例中，本公开涉及一种存储器装置。所述存储器装置包括设置在内连配线之上的导电桥接随机存取存储器(conductive bridging random access memory，CBRAM)单元，可编程金属化单元包括设置在顶部电极与底部电极之间的金属离子贮存库，在金属离子贮存库与底部电极之间设置有电解质，在底部电极与电解质之间设置有热散逸层；电解质包括位于内连配线之上的导电桥区，所述导电桥区是界定在热散逸层的顶表面与金属离子贮存库的底表面之间，导电桥能够在导电桥区内形成以及被消除。在一些实施例中，所述热散逸层是由热传导率大于100W/m-K的材料构成。在一些实施例中，存储器装置还包括：侧壁间隔件，设置在所述顶部电极、所述金属离子贮存库及所述电解质周围，其中所述侧壁间隔件包括一对外侧壁，所述一对外侧壁是由所述顶部电极的最外侧壁及所述金属离子贮存库的最外侧壁界定；且其中所述热散逸层包括位于所述内连配线之上的中间区以及位于所述侧壁间隔件的所述一对外侧壁之下的***区，其中所述中间区的顶表面位于所述***区的底表面下方。在一些实施例中，存储器装置还包括：侧壁间隔件，设置在所述顶部电极、所述金属离子贮存库及所述电解质周围，其中所述侧壁间隔件包括一对外侧壁，所述一对外侧壁是由所述顶部电极的最外侧壁及所述金属离子贮存库的最外侧壁界定；且其中所述热散逸层的底表面是由实质上齐平的水平线界定。在一些实施例中，所述可编程金属化单元被配置成在两种状态之间切换，所述两种状态包括：高电阻状态，在所述高电阻状态中，导电结构形成在所述电解质的所述导电桥区内，其中所述导电结构的底表面以第一宽度接触所述热散逸层的顶表面，其中所述导电结构的顶表面以第二宽度在所述电解质的顶表面下方间隔开，其中所述第一宽度大于所述第二宽度，且其中所述底部电极与所述金属离子贮存库电隔离；以及低电阻状态，在所述低电阻状态中，所述导电桥形成在所述电解质的所述导电桥区内，其中所述导电桥将所述底部电极与所述金属离子贮存库电耦合。在一些实施例中，存储器装置还包括：衬底，设置在所述可编程金属化单元之下，其中所述内连配线位于所述衬底之上；第一介电层，设置在所述衬底之上，其中所述底部电极的一部分位于所述第一介电层内；侧壁间隔件，设置在所述顶部电极、所述金属离子贮存库及所述电解质周围；层间介电质层，设置在所述侧壁间隔件之上；以及顶部电极通孔，设置在所述顶部电极之上，其中所述顶部电极通孔的侧壁位于所述顶部电极的侧壁内。在一些实施例中，存储器装置还包括：内连配线，位于逻辑区内，其中所述内连配线设置在所述衬底之上；第一导电通孔，设置在所述顶部电极通孔之上；第一导电配线，设置在所述第一导电通孔之上，其中所述第一导电配线延伸超过所述第一导电通孔的侧壁；第二导电通孔，在所述逻辑区内设置在所述内连配线之上；以及第二导电配线，设置在所述第二导电通孔之上，其中所述第二导电配线延伸超过所述第二导电通孔的侧壁。

在另一些实施例中，本公开涉及一种制造存储器装置的方法。所述方法包括：在内连配线之上形成底部电极，所述内连配线形成在衬底之上；在底部电极之上形成热散逸层；在热散逸层之上形成介电层；在介电层之上形成金属层；在金属层之上形成顶部电极；在顶部电极之上形成遮蔽层，所述遮蔽层覆盖顶部电极的中心区，所述遮蔽层暴露出顶部电极的牺牲部分；执行第一刻蚀工艺以部分移除位于顶部电极的牺牲部分下方的底部电极、热散逸层、介电层、金属层及顶部电极；在顶部电极周围、金属层周围及介电层的一部分周围形成侧壁间隔件。在一些实施例中，所述介电层包括与所述顶部电极的外侧壁对齐的第一对外侧壁，其中所述介电层包括与所述热散逸层的外侧壁对齐的第二对外侧壁，其中所述第一对外侧壁位于所述第二对外侧壁以内，其中所述侧壁间隔件的最底部表面接触所述介电层的上表面。在一些实施例中，还包括：在所述侧壁间隔件之上形成第一层间介电质层；在所述顶部电极之上形成顶部电极通孔；在所述第一层间介电质层之上形成第二层间介电质层；在所述顶部电极通孔之上形成第一导电通孔；以及在所述第一导电通孔之上形成第一导电配线，其中所述第一导电配线延伸超过所述第一导电通孔的侧壁。在一些实施例中，还包括：在逻辑区内形成第二内连配线；在所述第二内连配线之上形成第二导电通孔；以及在所述第二导电通孔之上形成第二导电配线，其中所述第二导电配线延伸超过所述第二导电通孔的侧壁。

以上内容概述了若干实施例的特征以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。