阅读说明：本技术 用于测量秒脉冲信号时差的电路和装置 (Circuit and device for measuring time difference of pulse per second signal ) 是由 谭斯仪 高峰 许祥滨 孙功宪 于 2019-10-21 设计创作，主要内容包括：本申请适用于时标检测技术领域,提供了一种用于测量秒脉冲信号时差的电路和装置,包括鉴相单元、时间电压转换单元、电压复位单元及电压输出单元,通过鉴相单元将接收到的基准秒脉冲信号与待测秒脉冲信号进行异或运算得到电压转换控制信号,通过时间电压转换单元基于电压转换控制信号对其包含的积分电容进行充电控制,通过电压复位单元对积分电容进行放电控制,进而获取积分电容两端所残留的电压的第二电压值,通过电压输出单元读取积分电容充电完成后的第一电压值及放电完成后的第二电压值,基于第一电压值和第二电压值的差值即可计算出待测秒脉冲信号与基准秒脉冲信号之间的时差。本申请的电路结构简单,成本较低。(The application is applicable to the technical field of time scale detection, and provides a circuit and a device for measuring the time difference of pulse signals per second, which comprises a phase discrimination unit, a time-voltage conversion unit, a voltage reset unit and a voltage output unit, the received reference second pulse signal and the second pulse signal to be detected are subjected to exclusive OR operation through the phase discrimination unit to obtain a voltage conversion control signal, the time voltage conversion unit controls the charging of the integral capacitor based on the voltage conversion control signal, the voltage reset unit controls the discharging of the integral capacitor, and then obtaining a second voltage value of the voltage remained at the two ends of the integrating capacitor, reading the first voltage value after the charging of the integrating capacitor and the second voltage value after the discharging of the integrating capacitor through the voltage output unit, and calculating the time difference between the pulse per second signal to be measured and the reference pulse per second signal based on the difference value of the first voltage value and the second voltage value. The circuit structure of this application is simple, and the cost is lower.)

用于测量秒脉冲信号时差的电路和装置

技术领域

本申请属于时标检测技术领域，尤其涉及一种用于测量秒脉冲信号时差的电路和装置。

背景技术

随着科技的飞速发展，人们对精密时间以及时间的准确度提出了越来越高的要求。电力系统、通信系统、交通系统等对时间同步的要求不断提高，时间同步得到了越来越广泛的重视和应用。秒脉冲(Pulse Per Second，PPS)信号常用作时间标准接入到需要时间同步的终端设备中。为保证大型系统时间同步网的正确运行，需要对作为时标的脉冲信号的准确性进行检测，以确保时钟同步设备工作的正确性。

现有技术通常是采用基于可编程逻辑控制器(Field-Programmable Gate Array，FPGA)的脉冲计数法或采用基于时间数字转换器的延迟线计时法对秒脉冲信号进行检测，上述两种秒脉冲信号检测方法虽然检测精度较高，但检测装置的电路结构较复杂，成本较高。

发明内容

有鉴于此，本申请实施例提供了一种用于测量秒脉冲信号时差的电路和装置，以解决现有的秒脉冲信号检测装置存在的电路结构复杂且成本高的问题。

本申请实施例的第一方面提供了一种用于测量秒脉冲信号时差的电路，包括：鉴相单元、时间电压转换单元、电压复位单元及电压输出单元；

所述鉴相单元包括基准信号输入端、待测信号输入端及输出端，所述基准信号输入端用于接收基准秒脉冲信号，所述待测信号输入端用于接收待测秒脉冲信号，所述鉴相单元的输出端与所述时间电压转换单元的受控端电连接；所述鉴相单元将接收到的所述基准秒脉冲信号与所述待测秒脉冲信号进行异或运算得到电压转换控制信号，并将所述电压转换控制信号经所述鉴相单元输出端输出至所述时间电压转换单元的受控端；

所述时间电压转换单元包括输入端、受控端、电压控制端及积分电容，所述时间电压转换单元的输入端用于连接基准电压源；所述时间电压转换单元在检测到所述电压转换控制信号为充电信号时，对所述积分电容进行充电，在检测到所述电压转换控制信号为充电停止信号时，停止对所述积分电容充电；

所述电压复位单元包括输入端和输出端，所述电压复位单元的输入端用于接收电压复位信号，所述电压复位单元的输出端与所述时间电压转换单元的电压控制端共接于所述电压输出单元的输入端；所述电压复位单元在检测到所述电压复位信号为放电信号时，控制所述积分电容进行放电，在检测到所述电压复位信号为放电停止信号时，控制所述积分电容停止放电；

所述电压输出单元包括输入端和输出端，所述电压输出单元通过其输入端读取所述积分电容在停止充电后的第一电压值及所述积分电容在停止放电后的第二电压值，所述电压输出单元通过其输出端输出所述第一电压值和所述第二电压值。

进一步的，所述时间电压转换单元还包括：恒流源单元和开关控制单元；

所述恒流源单元包括电源端、输入端及输出端，所述恒流源单元的电源端与第一电源连接，所述恒流源的输入端为所述时间电压转换单元的输入端，所述恒流源单元的输出端与所述开关控制单元的第一端连接；

所述开关控制单元包括第一端、第二端及受控端，所述积分电容包括第一端和第二端，所述开关控制单元的第二端与所述积分电容的第一端连接，所述开关控制单元的受控端为所述时间电压转换单元的受控端，所述积分电容的第一端为所述时间电压转换单元的电压控制端，所述积分电容的第二端接地。

进一步的，所述鉴相单元包括：异或门；

所述异或门的第一输入端为所述鉴相单元的基准信号输入端，所述异或门的第二输入端为所述鉴相单元的待测信号输入端，所述异或门的输出端为所述鉴相器单元的输出端。

进一步的，所述恒流源单元包括：第一运算放大器、第一电阻、第二电阻、第一开关管、第二开关管及第三开关管；

所述第一运算放大器的同相输入端为所述恒流源单元的输入端，所述第一运算放大器的反相输入端与所述第一开关管的低电位端共接于所述第二电阻的第一端，所述第二电阻的第二端接地，所述第一运算放大器的输出端与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第一开关管的受控端连接，所述第一开关管的高电位端、所述第二开关管的低电位端及所述第二开关管的受控端共接于所述第三开关管的受控端，所述第二开关管的高电位端与所述第三开关管的高电位端共接作为所述恒流源单元的电源端，所述第三开关管的低电位端为所述恒流源单元的输出端。

进一步的，所述开关控制单元包括：第一二极管和同相缓冲器；

所述第一二极管的正极与所述同相缓冲器的输出端共接作为所述开关控制单元的第一端，所述第一二极管的负极为所述开关控制单元的第二端，所述同相缓冲器的输入端为所述开关控制单元的受控端。

进一步的，所述电压复位单元包括：第三电阻、第四电阻、第五电阻及第四开关管；

所述第四电阻的第一端为所述电压复位单元的信号输入端，所述第四电阻的第二端与所述第五电阻的第一端共接于所述第四开关管的受控端，所述第五电阻的第二端与所述第四开关管的低电位端共接于地，所述第四开关管的高电位端与所述第三电阻的第二端连接，所述第三电阻的第一端为所述电压复位单元的输出端。

进一步的，所述电压输出单元包括：第二运算放大器；

所述第二运算放大器的同相输入端为所述电压输出单元的输入端，所述第二运算放大器的反相输入端与所述第二运算放大器的输出端共接作为所述电压输出单元的输出端。

进一步的，所述第一开关管为NMOS管，所述第二开关管为第一PNP型三极管，所述第三开关管为第二PNP型三极管；

所述NMOS管的栅极为所述第一开关管的受控端，所述NMOS管的漏极为所述第一开关管的高电位端，所述NMOS管的源极为所述第一开关管的低电位端，所述第一PNP型三极管的基极为所述第二开关管的受控端，所述第一PNP型三极管的发射极为所述第二开关管的高电位端，所述第一PNP型三极管的集电极为所述第二开关管的低电位端，所述第二PNP型三极管的基极为所述第三开关管的受控端，所述第二PNP型三极管的发射极为所述第三开关管的高电位端，所述第二PNP型三极管的集电极为所述第三开关管的低电位端。

进一步的，所述第四开关管为NPN型三极管；

所述NPN型三极管的基极为所述第四开关管的受控端，所述NPN型三极管的集电极为所述第四开关管的高电位端，所述NPN型三极管的发射极为所述第四开关管的低电位端。

本申请实施例的第二方面提供了一种用于测量秒脉冲信号时差的装置，包括：处理单元和上述第一方面所述的用于测量秒脉冲信号时差的电路；

所述处理单元与所述电压输出单元的输出端连接；

所述处理单元用于基于所述第一电压值与所述第二电压值计算所述待测秒脉冲信号与所述基准秒脉冲信号之间的时差。

实施本申请实施例提供的一种用于测量秒脉冲信号时差的电路及装置具有以下有益效果：

本申请实施例提供的一种用于测量秒脉冲信号时差的电路，通过鉴相单元将接收到的基准秒脉冲信号与待测秒脉冲信号进行异或运算得到电压转换控制信号，通过时间电压转换单元基于电压转换控制信号对其包含的积分电容进行充电控制，进而将待测秒脉冲信号与基准秒脉冲信号之间的时差转换为相应的电压值，通过电压复位单元对积分电容进行放电控制，进而获取积分电容两端所残留的电压对应的第二电压值，通过电压输出单元读取积分电容充电完成后的第一电压值及放电完成后的第二电压值，进而可以基于第一电压值和第二电压值的差值即可计算出待测秒脉冲信号与基准秒脉冲信号之间的时差。可见，本申请的电路结构简单，成本较低。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种用于测量秒脉冲信号时差的电路的结构框图；

图2是本申请另一实施例提供的一种用于测量秒脉冲信号时差的电路的结构框图；

图3是本申请实施例提供的一种用于测量秒脉冲信号时差的电路具体电路图；

图4是本申请实施例提供的一种用于测量秒脉冲信号时差的装置的结构框图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明的是，本申请的说明书和权利要求书中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列单元的系统、产品或设备没有限定于已列出的单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些产品或设备固有的其它单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。

本申请实施例提供的一种用于测量秒脉冲信号时差的电路，通过鉴相单元将接收到的基准秒脉冲信号与待测秒脉冲信号进行异或运算得到电压转换控制信号，通过时间电压转换单元基于电压转换控制信号对其包含的积分电容进行充电控制，进而将待测秒脉冲信号与基准秒脉冲信号之间的时差转换为相应的电压值，通过电压复位单元对积分电容进行放电控制，进而获取积分电容两端所残留的电压对应的第二电压值，通过电压输出单元读取积分电容充电完成后的第一电压值及放电完成后的第二电压值，进而可以基于第一电压值和第二电压值的差值即可计算出待测秒脉冲信号与基准秒脉冲信号之间的时差。可见，本申请的电路结构简单，成本较低。

图1是本申请实施例提供的一种用于测量秒脉冲信号时差的电路的结构框图，为了便于说明，仅示出了与本申请实施例相关的部分，详述如下：

请参阅图1，本申请实施例提供的一种用于测量秒脉冲信号时差的电路100包括：鉴相单元11、时间电压转换单元12、电压复位单元13及电压输出单元14。其中：

鉴相单元11包括基准信号输入端、待测信号输入端及输出端，鉴相单元11的基准信号输入端用于接收基准秒脉冲信号，鉴相单元11的待测信号输入端用于接收待测秒脉冲信号，鉴相单元11的输出端与时间电压转换单元12的受控端连接；鉴相单元11将接收到的基准秒脉冲信号与待测秒脉冲信号进行异或运算得到电压转换控制信号，并将电压转换控制信号输出至时间电压转换单元12的受控端。

时间电压转换单元12包括输入端、受控端、电压控制端及积分电容(图1中未示出)，时间电压转换单元12的输入端用于连接基准电压源；时间电压转换单元12在检测到电压转换控制信号为充电信号时，对其所包含的积分电容进行充电，在检测到电压转换控制信号为充电停止信号时，停止对其所包含的积分电容进行充电。

电压复位单元13包括输入端和输出端，电压复位单元13的输入端用于接收电压复位信号，电压复位单元13输出端与时间电压转换单元12的电压控制端共接于电压输出单元14的输入端；电压复位单元13在检测到电压复位信号为放电信号时，控制时间电压转换单元12中的积分电容进行放电，在检测到电压复位信号为放电停止信号时，控制时间电压转换单元12中的积分电容停止放电。

电压输出单元14包括输入端和输出端，电压输出单元14通过其输入端读取积分电容在停止充电后的第一电压值及积分电容在停止放电后的第二电压值，电压输出单元14通过其输出端输出该第一电压值和第二电压值。

本申请实施例中，基准电压源用于输出一预设基准电压至时间电压转换单元12，该预设基准电压的电压值可根据实际需求设置，此处不做限制。

在实际应用中，复位控制信号可以根据电压复位单元13的具体电路结构确定，此处不做限制。示例性的，作为本申请一实施例，当复位信号为高电平信号时，可以认为该复位信号为放电信号；当复位信号为低电平信号时，可以认为该复位信号为放电停止信号，即，当需要对积分电容进行放电时，为电压复位单元13输入一高电平信号；当需要停止对积分电容进行放电时，为电压复位单元13输入一低电平信号。作为本申请另一实施例，当复位信号为低电平信号时，可以认为该复位信号为放电信号；当复位信号为高电平信号时，可以认为该复位信号为放电停止信号，即，当需要对积分电容进行放电时，为电压复位单元13输入一低电平信号；当需要停止对积分电容进行放电时，为电压复位单元13输入一高电平信号。

本申请实施例中，鉴相单元11将基准秒脉冲信号与待测秒脉冲信号进行异或运算得到的电压转换控制信号为脉冲信号，该脉冲信号的脉宽为基准秒脉冲信号的上升沿与待测秒脉冲信号的上升沿的时差，该脉冲信号的上升沿即为充电信号，用于控制时间电压转换单元12对其所包含的积分电容进行充电，该脉冲信号的下降沿即为充电停止信号，用于控制时间电压转换单元12停止对其所包含的积分电容进行充电，时间电压转换单元12基于该脉冲信号对积分电容进行充电控制，从而可以将该脉冲信号的脉宽线性转换为相应的电压值，电压输出单元14读取并输出积分电容充电结束后的第一电压值。需要说明的是，由于积分电容两端通常会有残留的电压，因而，通过电压复位单元13对积分电容进行放电控制，通过电压输出单元14读取并输出积分电容在放电结束后的第二电压值，第一电压值与第二电压值的压差即为脉冲信号的脉宽对应的压降。从而，检测人员便可根据该第一电压值与第二电压值的差值以及电压值与时差之间的预设转换关系计算得到待测秒脉冲信号与基准秒脉冲信号之间的时差。

图2是本申请另一实施例提供的一种用于测量秒脉冲信号时差的电路的结构框图，为了便于说明，仅示出了与本申请实施例相关的部分，请参阅图2，相对于图1对应的实施例，本实施例提供的一种用于测量秒脉冲信号时差的电路中，时间电压转换单元12包括：恒流源单元121、开关控制单元122及积分电容C1。

恒流源单元121包括电源端、输入端及输出端，恒流源单元121的电源端与第一电源连接，恒流源的输入端为时间电压转换单元12的输入端，恒流源单元121的输出端与开关控制单元122的第一端连接。

开关控制单元122包括第一端、第二端及受控端，积分电容C1包括第一端和第二端，开关控制单元122的第二端与积分电容C1的第一端连接，开关控制单元122的受控端为时间电压转换单元12的受控端，积分电容C1的第一端为时间电压转换单元12的电压控制端，积分电容C1的第二端接地。

本实施例中，第一电源为恒流源单元121提供电源电压VCC。开关控制单元122若检测到鉴相单元11输出的电压转换控制信号为充电信号，则导通恒流源单元121对积分电容C1的供电通路，以使恒流源单元121对积分电容C1进行充电；开关控制单元122若检测到鉴相单元11输出的电压转换控制信号为充电停止信号，则断开恒流源单元121对积分电容C1的供电通路，以使恒流源单元121停止对积分电容C1充电，此时，电压输出单元14读取积分电容C1的第一端在充电结束后的第一电压值。

在需要对积分电容C1进行放电时，可以向电压复位单元13输入放电信号，电压复位单元13基于该放电信号导通积分电容C1的第一端与地之间的通路，以控制积分电容C1进行放电；在积分电容C1放完电后，可以向电压复位单元13输出放电停止信号，电压复位单元13基于该放电停止信号断开积分电容C1的第一端与地之间的通路，以控制积分电容C1停止放电，电压输出单元14读取积分电容C1的第一端在放电结束后的第二电压值。

图3是本申请实施例提供的一种用于测量秒脉冲信号时差的电路具体电路图，为了便于说明，仅示出了与本申请实施例相关的部分，请参阅图3，相对于图1或图2对应的实施例，本实施例提供的一种用于测量秒脉冲信号时差的电路中，鉴相单元11包括：异或门U1。

异或门U1的第一输入端1PPS_ref为鉴相单元11的基准信号输入端，异或门U1的第二输入端1PPS_dut为鉴相单元11的待测信号输入端，异或门U1的输出端为鉴相器单元的输出端。

进一步的，恒流源单元121包括：第一运算放大器U2、第一电阻R1、第二电阻R2、第一开关管Q1、第二开关管Q2及第三开关管Q3。

第一运算放大器U2的同相输入端为恒流源单元121的输入端，第一运算放大器U2的反相输入端与第一开关管Q1的低电位端共接于第二电阻R2的第一端，第二电阻R2的第二端接地，第一运算放大器U2的输出端与第一电阻R1的第一端连接，第一电阻R1的第二端与第一开关管Q1的受控端连接，第一开关管Q1的高电位端、第二开关管Q2的低电位端及第二开关管Q2的受控端共接于第三开关管Q3的受控端，第二开关管Q2的高电位端与第三开关管Q3的高电位端共接作为恒流源单元121的电源端，第三开关管Q3的低电位端为恒流源单元121的输出端。

进一步的，开关控制单元122包括：第一二极管D1和同相缓冲器U3。

第一二极管D1的正极与同相缓冲器U3的输出端共接作为开关控制单元122的第一端，第一二极管D1的负极为开关控制单元122的第二端，同相缓冲器U3的输入端为开关控制单元122的受控端。

本申请实施例通过采用由第一二极管D1和同相缓冲器U3构成的开关控制单元，不仅控制效率高，且成本较低。

进一步的，电压复位单元13包括：第三电阻R3、第四电阻R4、第五电阻R5及第四开关管Q4。

第四电阻R4的第一端为电压复位单元13的信号输入端，第四电阻R4的第二端与第五电阻R5的第一端共接于第四开关管Q4的受控端，第五电阻R5的第二端与第四开关管Q4的低电位端共接于地，第四开关管Q4的高电位端与第三电阻R3的第二端连接，第三电阻R3的第一端为电压复位单元13的输出端。

进一步的，电压输出单元14包括：第二运算放大器U4。

第二运算放大器U4的同相输入端为电压输出单元14的输入端，第二运算放大器U4的反相输入端与第二运算放大器U4的输出端共接作为电压输出单元14的输出端。

需要说明的是，本申请实施例中，第二运算放大器U4为普通的运算放大器，其在该电路中用作电压跟随器。

作为本申请一实施例，第一开关管Q1可以为NMOS管，第二开关管Q2可以为第一PNP型三极管，第三开关管Q3可以为第二PNP型三极管。

NMOS管的栅极为第一开关管Q1的受控端，NMOS管的漏极为第一开关管Q1的高电位端，NMOS管的源极为第一开关管Q1的低电位端，第一PNP型三极管的基极为第二开关管Q2的受控端，第一PNP型三极管的发射极为第二开关管Q2的高电位端，第一PNP型三极管的集电极为第二开关管Q2的低电位端，第二PNP型三极管的基极为第三开关管Q3的受控端，第二PNP型三极管的发射极为第三开关管Q3的高电位端，第二PNP型三极管的集电极为第三开关管Q3的低电位端。

需要说明的是，本申请实施例中，第二开关管Q2和第三开关管Q3的特性及参数相同。

作为本申请一实施例，第四开关管Q4可以为NPN型三极管。

NPN型三极管的基极为第四开关管Q4的受控端，NPN型三极管的集电极为第四开关管Q4的高电位端，NPN型三极管的发射极为第四开关管Q4的低电位端。

以下结合图3对本申请提供的用于测量秒脉冲信号时差的电路100的具体工作原理进行详细说明：

如图3所示，第一运算放大器U2、第一电阻R1、第二电阻R2及第一开关管Q1构成了第一级恒流源电路，根据第一运算放大器U2的同相输入端和反相输入端的“虚短”和“虚断”特性，流经第二电阻R2的电流由于第一开关管Q1的栅源极漏电流极小，因而流经第一开关管Q1的漏极电流I_D＝_R2。第二开关管Q2和第三开关管Q3构成了电流镜电路，第二开关管Q2和第三开关管Q3工作在放大状态，I_D＝I_C+2I_B＝I_C+2I_C/β，其中，I_B为第二开关管Q2和第三开关管Q3的基极电流，I_C为第三开关管Q3的集电极电流，β为第二开关管Q2和第三开关管Q3的交流放大系数，由于β＞＞1，因此，I_C≈I_D。当温度变化导致流经第三开关管Q3的电流发生变化时，由于电流镜的左支路的电流完全流经第二电阻R2，又由于该电流引起了第一运算放大器U2的深度负反馈，因此，第一运算放大器U2通过调节第一开关管Q1使得流经第二电阻R2的电流保持不变，即I_R2保持不变，也即第三开关管Q3的集电极电流I_C保持不变。可见，通过采用包括第一运算放大器U2的恒流源单元121可以提升本电路的温度稳定性，且由于第一运算放大器U2不直接参与积分电容C1的充电过程，因此，第一运算放大器U2可以选用普通的运算放大器，从而能够降低成本。

当基准秒脉冲信号和待测秒脉冲信号的上升沿均未到达异或门U1的两个输入端时，异或门U1的两个输入端均为低电平，此时，异或门U1输出低电平信号；当基准秒脉冲信号和待测秒脉冲信号的上升沿在不同时刻到达异或门U1的两个输入端，也就是说，某一时刻，异或门U1的一个输入端为低电平，另一个输入端为高电平时，异或门U1输出高电平信号；当基准秒脉冲信号和待测秒脉冲信号的上升沿同时分别到达异或门U1的两个输入端时，异或门U1的两个输入端均为高电平，此时，异或门输出低电平信号。可见，鉴相单元11输出的是基准秒脉冲信号与待测秒脉冲信号的差值脉冲信号，该脉冲信号的脉宽为基准秒脉冲信号与待测秒脉冲信号的边沿的时差。

具体的，当基准秒脉冲信号和待测秒脉冲信号的上升沿均未到达异或门U1的两个输入端时，异或门U1输出低电平信号，此时，同相缓冲器U3的输出端对地导通且导通电阻极低，第三开关管Q3的集电极电流经过同相缓冲器U3的压降极小，第一二极管D1截止；当基准秒脉冲信号和待测秒脉冲信号的上升沿在不同时刻到达异或门U1的两个输入端时，异或门U1输出高电平信号，此时，同相缓冲器U3的输出端关闭且呈高阻状态，第三开关管Q3的集电极电流保持不变，但电位升高，第一二极管D1导通，第三开关管Q3的集电极输出的电流通过第一二极管D1对积分电容C1进行充电；当基准秒脉冲信号与待测秒脉冲信号的上升沿同时到达异或门U1的输入端时，异或门U1输出低电平信号，此时，第一二极管D1截止，积分电容C1停止充电。此时，积分电容C1的第一端的电压

其中，t为基准秒脉冲信号和待测秒脉冲信号的时差，V₀为积分电容C1上原本残留的电压，可见，积分电容C1两端的电压与第三开关管Q3的集电极电流I_C随时间呈线性积分关系。

由于第二运算放大器U4为电压跟随器，因此，当积分电容C1停止充电后，可以从第二运算放大器U4的输出端读取积分电容C1停止充电后的第一电压值，该第一电压值即为V_C1。

在读取到第一电压值后，需要对积分电容C1两端的电压进行复位，进而获取积分电容C1两端原本残留的电压的第二电压值。本申请实施例中，由于第四开关管Q4为NPN型三级管，因此，可以在第四电阻R4的第一端输入高电平信号，使第四开关管Q4的发射结正向偏置，进而使第四开关管Q4导通，使积分电容C1通过第三电阻R3和第四开关管Q4的集电极-发射极对地放电；在积分电容C1放电完成后，可以在第四电阻R4的第一端输入低电平信号，使第四开关管Q4截止，从而使积分电容C1停止放电。在积分电容C1停止放电后，可以从第二运算放大器U4的输出端读取积分电容C1停止放电后的第放电二电压值，该第一电压值即为V₀。

最后，基于公式

计算待测秒脉冲信号与基准秒脉冲信号之间的时差。其中，t为待测秒脉冲信号与基准秒脉冲信号之间的时差，

为第一电压值，V₀为第二电压值，C₁为积分电容C1的容值，I_C为第三开关管Q3的集电极电流，

V_ref为时间电压转换单元12所连接的基准电压源输出的预设基准电压的电压值，R₂为第二电阻R2的阻值。

需要说明的是，本申请实施例中，积分电容C1原本残留的电压与第四开关管Q4有关。采用NPN型三极管作为第四开关管Q4，可以大大减小高温时开关管的截止漏电流，当积分电容C1充电停止时，积分电容C1两端的电压不会因开关管的漏电流而发生明显改变，从而提高了电路的稳定性。

本申请实施例还提供了一种用于测量秒脉冲信号时差的装置，如图4所示，该用于测量秒脉冲信号时差的装置1000包括：处理单元101和上述实施例所述的用于测量秒脉冲信号时差的电路100。其中：

处理单元101与电压输出单元14的输出端连接。

处理单元101用于基于第一电压值与第二电压值计算待测秒脉冲信号与基准秒脉冲信号之间的时差。

在本实施例中，处理单元101具体基于公式

计算待测秒脉冲信号与基准秒脉冲信号之间的时差。其中，t为待测秒脉冲信号与基准秒脉冲信号之间的时差，

为第一电压值，V₀为第二电压值，C₁为积分电容C1的容值，I_C为第三开关管Q3的集电极电流，

V_ref为时间电压转换单元12所连接的基准电压源输出的预设基准电压的电压值，R₂为第二电阻R2的阻值。

在实际应用中，处理单元可以采用数据处理芯片。

本实施例提供的用于测量秒脉冲信号时差的装置可以直接输出待测秒脉冲信号与基准秒脉冲信号之间的时差，无需人工进行手动计算，节省了人工成本。

以上可以看出，本实施例提供的一种用于测量秒脉冲信号时差的电路和装置，通过鉴相单元将接收到的基准秒脉冲信号与待测秒脉冲信号进行异或运算得到电压转换控制信号，通过时间电压转换单元基于电压转换控制信号对其包含的积分电容进行充电控制，进而将待测秒脉冲信号与基准秒脉冲信号之间的时差转换为相应的电压值，通过电压复位单元对积分电容进行放电控制，进而获取积分电容两端所残留的电压对应的第二电压值，通过电压输出单元读取积分电容充电完成后的第一电压值及放电完成后的第二电压值，进而可以基于第一电压值和第二电压值的差值即可计算出待测秒脉冲信号与基准秒脉冲信号之间的时差。可见，本申请的电路结构简单，成本较低。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。