阅读说明：本技术 三相四线系统断零线保护电路 (Zero line breaking protection circuit for three-phase four-wire system ) 是由 赵法强 赵鑫 于 2019-09-20 设计创作，主要内容包括：本申请提供了一种三相四线系统断零线保护电路,包括电压采集电路、第一逻辑处理电路、第二逻辑处理电路和逻辑相与电路。电压采集电路用于采集第一火线的第一电压、第二火线的第二电压、第三火线的第三电压和零线的第四电压。第一逻辑处理电路用于根据预设基准电压将第五电压分别与第一电压、第二电压和第三电压进行比较,输出并判断第一逻辑电平、第二逻辑电平和第三逻辑电平是否都是低电平,以确定第一逻辑处理电路输出低电平或高电平。第二逻辑处理电路将第四电压进行逻辑放大处理,并进行逻辑取反后得到第五逻辑电平。逻辑相与电路用于确定第五逻辑电平与第一逻辑处理电路输出的电平是否均是高电平,以确定是否断开三相四线系统的电压源。(The application provides a three-phase four-wire system zero line breaking protection circuit, which comprises a voltage acquisition circuit, a first logic processing circuit, a second logic processing circuit and a logic phase and circuit. The voltage acquisition circuit is used for acquiring a first voltage of the first live wire, a second voltage of the second live wire, a third voltage of the third live wire and a fourth voltage of the zero line. The first logic processing circuit is used for comparing the fifth voltage with the first voltage, the second voltage and the third voltage respectively according to a preset reference voltage, outputting and judging whether the first logic level, the second logic level and the third logic level are all low levels, and determining whether the first logic processing circuit outputs the low level or the high level. And the second logic processing circuit performs logic amplification processing on the fourth voltage and performs logic inversion to obtain a fifth logic level. The logical AND circuit is used for determining whether the fifth logic level and the level output by the first logic processing circuit are both high levels so as to determine whether to disconnect the voltage source of the three-phase four-wire system.)

三相四线系统断零线保护电路

技术领域

本申请涉及供电技术领域，特别是涉及三相四线系统断零线保护电路。

背景技术

目前我国配网低压所大多采用三相四线的输电网络，即A、B、C三相电再加上中性线(即零线N)的输电模式。在三相四线的供电系统中，如果零线接地不好或断开，其后果是在三相负载不平衡时，零线电位不等于0，此时零线的中性点发生偏移。

零线的具体电位与三相负载不平衡度有关，三相负载越不平衡，中性点偏移就越大，零线电位就越高。零线电位偏移后三相的相电压就不是220V，有的相电压可能超过220V，有的相电压低于220V。当中性点偏移量太大时，三相的相电压增加，就有可能使用户用电器烧毁；零线的电位升高后，达到一定的值时，零线将会造成触电事故危险，危害巨大，比如电器烧毁可能会造成的火灾，造成财产损失，严重时有可能造成触电伤亡等重大人身安全事故。

因此，如何避免三相四线供电系统因断零线，而引起三相电位零点飘移，导致用户电器损坏的问题是亟待解决的。

发明内容

基于此，有必要针对现有三相四线供电系统因断零线，而引起三相电位零点飘移，导致用户电器损坏的问题，提供一种三相四线系统断零线保护电路。

一种三相四线系统断零线保护电路，包括：

电压采集电路，所述电压采集电路的第一输入端用于采集第一火线的第一电压，所述电压采集电路的第二输入端用于采集第二火线的第二电压，所述电压采集电路的第三输入端用于采集第三火线的第三电压，所述电压采集电路的第四输入端用于采集零线的第四电压，所述电压采集电路还用于确定所述第一电压、所述第二电压和所述第三电压中的最大值，并输出第五电压；

第一逻辑处理电路，与所述电压采集电路电连接，用于接收所述第一电压、所述第二电压、所述第三电压以及所述第五电压，根据预设基准电压将所述第五电压分别与所述第一电压、所述第二电压和所述第三电压进行比较，并输出第一逻辑电平、第二逻辑电平和第三逻辑电平，还用于判断所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平是否都是低电平，并基于判断结果确定所述第一逻辑处理电路的输出端输出低电平或高电平；

第二逻辑处理电路，与所述电压采集电路电连接，用于接收所述第四电压，根据所述预设基准电压将所述第四电压进行逻辑放大处理后得到第四逻辑电平，并对所述第四逻辑电平进行逻辑取反得到第五逻辑电平后输出；以及

逻辑相与电路，所述逻辑相与电路的第一输入端与所述第一逻辑处理电路的输出端电连接，所述逻辑相与电路的第二输入端与所述第二逻辑处理电路的输出端电连接，用于接收所述第五逻辑电平，并确定所述第五逻辑电平与所述第一逻辑处理电路的输出端输出的电平是否均是高电平，以确定是否断开所述三相四线系统的电压源。

在其中一个实施例中，所述第一逻辑处理电路用于判断所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平是否都是低电平；

若所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平均是低电平，则所述第一逻辑处理电路的输出端输出低电平；

若所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平不都是低电平，则所述第一逻辑处理电路的输出端输出高电平。

在其中一个实施例中，若所述逻辑相与电路确定所述第五逻辑电平与所述第一逻辑处理电路的输出端输出的电平均是高电平，则断开所述三相四线系统的电压源；

若所述逻辑相与电路确定所述第五逻辑电平与所述第一逻辑处理电路的输出端输出的电平不都是高电平，则不断开所述三相四线系统的电压源。

在其中一个实施例中，所述第一逻辑处理电路包括：

电压比较电路，与所述电压采集电路电连接，用于接收所述第一电压、所述第二电压、所述第三电压以及所述第五电压，根据所述预设基准电压将所述第五电压分别与所述第一电压、所述第二电压和所述第三电压进行比较，并输出第一逻辑电平、第二逻辑电平和第三逻辑电平；

逻辑异或电路，与所述电压比较电路电连接，用于接收所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平，并将所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平彼此之间进行异或处理，得到并输出第六逻辑电平、第七逻辑电平和第八逻辑电平；以及

逻辑相或电路，与所述逻辑异或电路电连接，用于接收所述第六逻辑电平、所述第七逻辑电平和所述第八逻辑电平，并判断所述第六逻辑电平、所述第七逻辑电平以及所述第八逻辑电平是否都是低电平，并基于判断结果确定所述逻辑相或电路的输出端输出低电平或高电平至所述逻辑相与电路。

在其中一个实施例中，所述电压比较电路包括：

第一比较器，与所述电压采集电路电连接，所述第一比较器的第一输入端用于接收所述第五电压，所述第一比较器的第二输入端用于接收所述第一电压，所述第一比较器的第三输入端用于输入所述预设基准电压，所述第一比较器的第四输入端接地，所述第一比较器的输出端输出所述第一逻辑电平至所述逻辑异或电路；

第一电阻，所述第一电阻的第一端与所述第一比较器的第三输入端电连接，所述第一电阻的第二端与所述第一比较器的输出端电连接；

第二比较器，与所述电压采集电路电连接，所述第二比较器的第一输入端用于接收所述第五电压，所述第二比较器的第二输入端用于接收所述第二电压，所述第二比较器的第三输入端用于输入所述预设基准电压，所述第二比较器的第四输入端接地，所述第二比较器的输出端输出所述第二逻辑电平至所述逻辑异或电路；

第二电阻，所述第二电阻的第一端与所述第二比较器的第三输入端电连接，所述第二电阻的第二端与所述第二比较器的输出端电连接；

第三比较器，与所述电压采集电路电连接，所述第三比较器的第一输入端用于接收所述第五电压，所述第三比较器的第二输入端用于接收所述第三电压，所述第三比较器的第三输入端用于输入所述预设基准电压，所述第三比较器的第四输入端接地，所述第三比较器的输出端输出所述第三逻辑电平至所述逻辑异或电路；以及

第三电阻，所述第三电阻的第一端与所述第三比较器的第三输入端电连接，所述第三电阻的第二端与所述第三比较器的输出端电连接。

在其中一个实施例中，所述逻辑相或电路包括：

第一二极管，与所述逻辑异或电路电连接，所述第一二极管的阳极用于接收所述第六逻辑电平，所述第一二极管的阴极与所述逻辑相与电路的第一输入端电连接；

第二二极管，与所述逻辑异或电路电连接，所述第二二极管的阳极用于接收所述第七逻辑电平，所述第二二极管的阴极与所述逻辑相与电路的第一输入端电连接；以及

第三二极管，与所述逻辑异或电路电连接，所述第三二极管的阳极用于接收所述第六逻辑电平，所述第三二极管的阴极与所述逻辑相与电路的第一输入端电连接。

在其中一个实施例中，所述第二逻辑处理电路包括：

电压放大处理电路，与所述电压采集电路电连接，用于接收所述第四电压，并根据所述预设基准电压将所述第四电压进行逻辑放大处理后输出所述第四逻辑电平；以及

逻辑取反电路，与所述电压放大处理电路电连接，用于接收所述第四逻辑电平，并对所述第四逻辑电平进行逻辑取反得到所述第五逻辑电平后输出至所述逻辑相与电路的第二输入端。

在其中一个实施例中，所述电压放大处理电路包括：

运算放大器，所述运算放大器的第一输入端与所述电压采集电路电连接，并用于接收所述第四电压，所述运算放大器的第二输入端用于输入所述预设基准电压，所述运算放大器的第三输入端接地，所述运算放大器的输出端输出所述第四逻辑电平至所述逻辑取反电路；

第四电阻，所述第四电阻的第一端与所述运算放大器的第四输入端电连接，所述第四电阻的第二端接地；以及

第五电阻，所述第五电阻的第一端与所述运算放大器的第四输入端电连接，所述第五电阻的第二端与所述运算放大器的输出端电连接。

在其中一个实施例中，所述逻辑相与电路包括：

与门，所述与门的第一输入端与所述第一逻辑处理电路的输出端电连接，所述与门的第二输入端与所述第二逻辑处理电路的输出端电连接，所述与门用于接收所述第五逻辑电平，并确定所述第五逻辑电平与所述第一逻辑处理电路的输出端输出的电平是否均是高电平，以确定是否断开所述三相四线系统的电压源；

第六电阻，所述第六电阻的第一端与所述与门的第一输入端的电连接，所述第六电阻的第二端接地。

在其中一个实施例中，所述电压采集电路包括：

第四二极管，所述第四二极管的阳极与所述第一火线电连接，所述第四二极管的阴极与所述第一逻辑处理电路的第一输入端电连接；

第五二极管，所述第五二极管的阳极与所述第二火线电连接，所述第五二极管的阴极与所述第一逻辑处理电路的第一输入端电连接；

第六二极管，所述第六二极管的阳极与所述第三火线电连接，所述第六二极管的阴极与所述第一逻辑处理电路的第一输入端电连接；

第七电阻，所述第七电阻的第一端分别与所述第一火线和所述第一逻辑处理电路的第二输入端电连接，所述第七电阻的第二端接地；

第八电阻，所述第八电阻的第一端分别与所述第二火线和所述第一逻辑处理电路的第三输入端电连接，所述第八电阻的第二端接地；

第九电阻，所述第九电阻的第一端分别与所述第三火线和所述第一逻辑处理电路的第四输入端电连接，所述第九电阻的第二端接地；以及

第十电阻，所述第十电阻的第一端分别与所述零线和所述第一逻辑处理电路的第五输入端电连接，所述第十电阻的第二端接地。

在其中一个实施例中，所述电压采集电路还包括：

限流电阻，所述限流电阻的第一端分别与所述第四二极管的阴极、所述第五二极管的阴极、所述第六二极管的阴极和所述第一逻辑处理电路的第一输入端电连接，所述限流电阻的第二端接地。

与现有技术相比，上述三相四线系统断零线保护电路，通过所述电压采集电路采集三根火线和一根零线的电压，然后通过所述第一逻辑处理电路根据预设基准电压将采集得到的所述第五电压分别与三个电压进行比较，然后输出并判断所述第一逻辑电平、第二逻辑电平和第三逻辑电平是否都是低电平，基于判断结果确定所述第一逻辑处理电路的输出端输出低电平或高电平；并与所述第二逻辑处理电路配合，将所述第四电压基于所述预设基准电压进行逻辑放大处理并逻辑取反得到第五逻辑电平，然后通过所述逻辑相与电路确定所述第五逻辑电平与所述第一逻辑处理电路的输出端输出的电平是否均是高电平，从而确定是否断开所述三相四线系统的电压源，进而避免因断零线而引起三相电位零点飘移，导致用户电器损坏的问题，从而提高安全性。

附图说明

图1为本申请一实施例提供的三相四线系统断零线保护电路的电路原理框图；

图2为本申请一实施例提供的三相四线系统断零线保护电路的电路图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施的限制。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参见图1，本申请一实施例提供一种三相四线系统断零线保护电路10，包括：电压采集电路100、第一逻辑处理电路200、第二逻辑处理电路300以及逻辑相与电路400。所述电压采集电路100的第一输入端用于采集第一火线101的第一电压。所述电压采集电路100的第二输入端用于采集第二火线102的第二电压。所述电压采集电路100的第三输入端用于采集第三火线103的第三电压。所述电压采集电路100的第四输入端用于采集零线104的第四电压。所述第一逻辑处理电路200与所述电压采集电路100电连接。所述电压采集电路100还用于确定所述第一电压、所述第二电压和所述第三电压中的最大值，并输出第五电压。

所述第一逻辑处理电路200用于接收所述第一电压、所述第二电压、所述第三电压以及所述第五电压。所述第一逻辑处理电路200根据预设基准电压将所述第五电压分别与所述第一电压、所述第二电压和所述第三电压进行比较，并输出第一逻辑电平、第二逻辑电平和第三逻辑电平。所述第一逻辑处理电路200还用于判断所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平是否都是低电平，并基于判断结果确定所述第一逻辑处理电路200的输出端输出低电平或高电平。

所述第二逻辑处理电路300与所述电压采集电路100电连接。所述第二逻辑处理电路300用于接收所述第四电压，根据所述预设基准电压将所述第四电压进行逻辑放大处理后得到第四逻辑电平，并对所述第四逻辑电平进行逻辑取反得到第五逻辑电平后输出。所述逻辑相与电路400的第一输入端与所述第一逻辑处理电路200的输出端电连接。所述逻辑相与电路400的第二输入端与所述第二逻辑处理电路300的输出端电连接。所述逻辑相与电路400用于接收所述第五逻辑电平，并确定所述第五逻辑电平与所述第一逻辑处理电路200的输出端输出的电平是否均是高电平，以确定是否断开所述三相四线系统的电压源。

可以理解，所述电压采集电路100的具体电路结构不做限制，只要具有采集所述第一火线101、所述第二火线102、所述第三火线103以及所述零线104的电压的功能即可。在一个实施例中，所述电压采集电路100可由多个采集电阻搭配多个二极管构成。其中，一个采集电阻对应采集一个电压。例如，一个采集电阻采集所述第一火线101的电压，得到所述第一电压；另一个采集电阻采集所述第二火线102的电压，得到所述第二电压。

然后通过二极管确定所述第一电压、所述第二电压和所述第三电压中的最大值，并输出。具体的，可将每个采集电阻与火线电连接的一端与二极管的一端电连接，然后将三个二极管的另一端并联即可。利用二极管的单向导通特性，即可确定所述第一电压、所述第二电压和所述第三电压中的最大值，然后输出最大值对应的电压(即所述第五电压)。

在一个实施例中，所述第五电压的电压值是所述第一电压、所述第二电压和所述第三电压中的最大值减去二极管的导通电压值。在一个实施例中，若所述第一电压为所述第一电压、所述第二电压和所述第三电压中的最大值，则所述第五电压与所述第一电压相差一个二极管的导通电压。

在一个实施例中，所述电压采集电路100也可由电压互感器搭配多个二极管构成。通过电压互感器即可检测到每根线(即所述第一火线101、所述第二火线102、所述第三火线103以及所述零线104)上的电压。

可以理解，所述第一逻辑处理电路200的具体电路结构不做具体的限制，只要具有根据所述预设基准电压将所述第五电压分别与所述第一电压、所述第二电压和所述第三电压进行比较，并输出所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平，同时判断三个逻辑电平是否都是低电平，从而确定输出低电平或高电平的功能即可。在一个实施例中，所述第一逻辑处理电路200可由多个比较器、多个异或门搭配多个二极管构成。其中，所述比较器、异或门和二极管的数量与火线的数量相同。

在一个实施例中，所述第一逻辑处理电路200也可由多个比较器搭配多个二极管构成。其中，所述比较器二极管的数量与火线的数量相同。在一个实施例中，所述根据预设基准电压可根据实际需求进行设定，这里就不例举具体数值。通过所述第一逻辑处理电路200可判断所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平是否都是低电平，并基于判断结果确定所述第一逻辑处理电路200的输出端输出低电平或高电平。

具体的，若所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平均是低电平，则所述第一逻辑处理电路200的输出端输出为低电平。若所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平不都是低电平，即三者中至少有一个是高电平，则所述第一逻辑处理电路200的输出端输出为高电平。只有在所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平均是低电平时，所述第一逻辑处理电路200的输出端才输出为低电平。

可以理解，所述第二逻辑处理电路300的具体电路结构不做限定，只要具有根据所述预设基准电压将所述第四电压进行逻辑放大处理后，并进行逻辑取反得到第五逻辑电平的功能即可。在一个实施例中，所述第二逻辑处理电路300可由运算放大器搭配非门构成。在一个实施例中，所述第二逻辑处理电路300也可由放大器、比较器搭配非门构成。

可以理解，所述逻辑相与电路400的具体电路结构不做限定，只要具有判断所述第五逻辑电平与所述第一逻辑处理电路200的输出端输出的电平是否均是高电平，从而确定是否输出高电平以断开所述三相四线系统的电压源的功能即可。在一个实施例中，所述逻辑相与电路400可由与门构成。在一个实施例中，所述逻辑相与电路400也可由与门搭配保护电阻构成。

通过所述逻辑相与电路400确定所述第五逻辑电平与所述第一逻辑处理电路200的输出端输出的电平是否均是高电平，从而确定所述逻辑相与电路400的输出端是输出高电平，还是输出低电平。在一个实施例中，若所述逻辑相与电路400确定所述第五逻辑电平与所述第一逻辑处理电路200的输出端输出的电平均是高电平，则所述逻辑相与电路400的输出端输出高电平，从而断开所述三相四线系统的电压源。

在一个实施例中，若所述逻辑相与电路400确定所述第五逻辑电平与所述第一逻辑处理电路200的输出端输出的电平不都是高电平，即二者至少有一个是低电平，此时所述逻辑相与电路400的输出端输出低电平，从而不断开所述三相四线系统的电压源。

在一个实施例中，在三根火线上的电压达到平衡时，零线上的电压为零。也就是说，在三根火线上的电压达到平衡时，所述第四电压为零。而所述第四电压的大小，会随着三根火线上的电压不平衡而增大。此时就需要所述电压采集电路100、所述第一逻辑处理电路200、所述第二逻辑处理电路300以及所述逻辑相与电路400配合，从而确定所述逻辑相与电路400的输出端是否输出高电平，从而判断是否断开所述三相四线系统的电压源。进而提高使用的安全性。

本实施例中，通过所述电压采集电路100采集三根火线和一根零线的电压，然后通过所述第一逻辑处理电路200根据预设基准电压将采集得到的所述第五电压分别与三个电压进行比较，然后输出并判断所述第一逻辑电平、第二逻辑电平和第三逻辑电平是否都是低电平，基于判断结果确定所述第一逻辑处理电路200的输出端输出低电平或高电平；并与所述第二逻辑处理电路300配合，将所述第四电压基于所述预设基准电压进行逻辑放大处理并逻辑取反得到第五逻辑电平，然后通过所述逻辑相与电路400确定所述第五逻辑电平与所述第一逻辑处理电路的输出端输出的电平是否均是高电平，从而确定是否断开所述三相四线系统的电压源，进而避免因断零线而引起三相电位零点飘移，导致用户电器损坏的问题，从而提高安全性。

在一个实施例中，所述第一逻辑处理电路200包括：电压比较电路210、逻辑异或电路220和逻辑相或电路230。所述电压比较电路210与所述电压采集电路100电连接。所述电压比较电路210用于接收所述第一电压、所述第二电压、所述第三电压以及所述第五电压。所述电压比较电路210根据所述预设基准电压将所述第五电压分别与所述第一电压、所述第二电压和所述第三电压进行比较，并输出第一逻辑电平、第二逻辑电平和第三逻辑电平。

所述逻辑异或电路220与所述电压比较电路210电连接。所述逻辑异或电路220用于接收所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平，并将所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平彼此之间进行异或处理，得到并输出第六逻辑电平、第七逻辑电平和第八逻辑电平。

所述逻辑相或电路230与所述逻辑异或电路220电连接。所述逻辑相或电路230用于接收所述第六逻辑电平、所述第七逻辑电平和所述第八逻辑电平，并判断所述第六逻辑电平、所述第七逻辑电平以及所述第八逻辑电平是否都是低电平，并基于判断结果确定所述逻辑相或电路230的输出端输出低电平或高电平至所述逻辑相与电路400。

在一个实施例中，所述电压比较电路210可由多个比较器配合多个电阻构成。其中，所述比较器和所述电阻的数量均与火线的数量相同。具体的，请参见图2所示，所述电压比较电路210可包括：第一比较器211、第一电阻212、第二比较器213、第二电阻214、第三比较器215和第三电阻216。所述第一比较器211与所述电压采集电路100电连接。所述第一比较器211的第一输入端用于接收所述第五电压。所述第一比较器211的第二输入端用于接收所述第一电压。所述第一比较器211的第三输入端用于输入所述预设基准电压，所述第一比较器211的第四输入端接地。所述第一比较器211的输出端输出所述第一逻辑电平至所述逻辑异或电路220。所述第一电阻212的第一端与所述第一比较器211的第三输入端电连接。所述第一电阻212的第二端与所述第一比较器211的输出端电连接。

所述第二比较器213与所述电压采集电路100电连接。所述第二比较器213的第一输入端用于接收所述第五电压。所述第二比较器213的第二输入端用于接收所述第二电压。所述第二比较器213的第三输入端用于输入所述预设基准电压。所述第二比较器213的第四输入端接地。所述第二比较器213的输出端输出所述第二逻辑电平至所述逻辑异或电路220。所述第二电阻214的第一端与所述第二比较器213的第三输入端电连接。所述第二电阻214的第二端与所述第二比较器213的输出端电连接。

所述第三比较器215与所述电压采集电路100电连接。所述第三比较器215的第一输入端用于接收所述第五电压。所述第三比较器215的第二输入端用于接收所述第三电压。所述第三比较器215的第三输入端用于输入所述预设基准电压。所述第三比较器215的第四输入端接地。所述第三比较器215的输出端输出所述第三逻辑电平至所述逻辑异或电路220。所述第三电阻216的第一端与所述第三比较器215的第三输入端电连接。所述第三电阻216的第二端与所述第三比较器215的输出端电连接。

通过所述第一比较器211将所述第一电压与所述第五电压进行比较。若所述第一电压与所述第五电压相差一个二极管的导通电压，由于所述第一比较器211的过零检测电压始终小于二极管的导通电压，故此时所述第一比较器211输出端输出的所述第一逻辑电平(即图中的OA)为低电平。同时所述第二比较器213输出的所述第二逻辑电平(即图中的OB)和所述第三比较器215输出的所述第三逻辑电平(即图中的OC)均为高电平。

同理，通过所第二比较器213将所述第二电压与所述第五电压进行比较。若所述第二电压与所述第五电压相差一个二极管的导通电压，则所述第二比较器213输出端输出的所述第二逻辑电平为低电平。此时所述第一比较器211输出的所述第一逻辑电平和所述第三比较器215输出的所述第三逻辑电平均为高电平。

通过所第三比较器215将所述第三电压与所述第五电压进行比较。若所述第三电压与所述第五电压相差一个二极管的导通电压，则所述第三比较器215输出端输出的所述第三逻辑电平为低电平。此时所述第一比较器211输出的所述第一逻辑电平和所述第二比较器213输出的所述第二逻辑电平均为高电平。

在一个实施例中，只要三根火线上的电压不相同，OA、OB、OC上的电平就不会相同。只有当三根火线上的电压刚好达到平衡时，OA、OB、OC上的电平才会相同，且均为低电平。在一个实施例中，所述第一比较器211、和/或所述第二比较器213、和/或所述第三比较器215均可采用型号为LM336的比较器。

在一个实施例中，所述逻辑异或电路220可由多个异或门构成。其中，所述异或门的数量与火线的数量相同。在一个实施例中，所述异或门可采用型号为74HC86D的异或门。该异或门的逻辑输出真值表是当两个输入脚的电平相同时输出低电平，两个输入脚的电平不相同时输出高电平。通过异或门将所述第一逻辑电平、所述第二逻辑电平和所述第三逻辑电平彼此之间进行异或处理，只有当OA、OB、OC上的三个逻辑值相同时，也就是三根火线上的电压正好平衡时，此时输出的所述第六逻辑电平、所述第七逻辑电平和所述第八逻辑电平才会都是低电平，否则输出的所述第六逻辑电平、所述第七逻辑电平和所述第八逻辑电平中至少有一个是高电平。

在一个实施例中，所述逻辑相或电路230可由多个二级管构成。其中，所述二级管的数量均与火线的数量相同。具体的，所述逻辑相或电路230可包括：第一二极管231、第二二极管232和第三二极管233。所述第一二极管231与所述逻辑异或电路220电连接。所述第一二极管231的阳极用于接收所述第六逻辑电平。所述第一二极管231的阴极与所述逻辑相与电路400的第一输入端电连接。所述第二二极管232与所述逻辑异或电路220电连接。

所述第二二极管232的阳极用于接收所述第七逻辑电平。所述第二二极管232的阴极与所述逻辑相与电路400的第一输入端电连接。所述第三二极管233与所述逻辑异或电路220电连接。所述第三二极管233的阳极用于接收所述第六逻辑电平。所述第三二极管233的阴极与所述逻辑相与电路400的第一输入端电连接。

通过所述第一二极管231、所述第二二极管232和所述第三二极管233配合，对所述第六逻辑电平、所述第七逻辑电平以及所述第八逻辑电平进行高低电平判断，只有在所述第六逻辑电平、所述第七逻辑电平以及所述第八逻辑电平都是低电平时，所述逻辑相或电路230的输出端才会输出低电平。而只要所述第六逻辑电平、所述第七逻辑电平和所述第八逻辑电平中的任一电平为高电平，则所述逻辑相或电路230的输出端(即LO)都会输出高电平。

在一个实施例中，通过所述电压比较电路210、所述逻辑异或电路220以及所述逻辑相或电路230配合，判断三个火线电压是不是平衡的。当三根火线上的电压彼此平衡时，LO输出为低电平；此时，即使所述零线104上电压为0，所述第二逻辑处理电路300的输出端(即LN)输出的电平为高电平，所述逻辑相或电路230的输出端输出的也是低电平(即OUT输出的为低电平)。而当所述零线104断开，而三根火线上的电压彼此正好平衡时，此时OUT输出也是为低电平；但是三根火线上的电压一但失衡，LO上将会输出高电平，此时OUT会马上输出高电平，从而所述三相四线系统的电压源，进而提高使用的安全性。

在一个实施例中，所述第二逻辑处理电路300包括：电压放大处理电路310和逻辑取反电路320。所述电压放大处理电路310与所述电压采集电路100电连接。所述电压放大处理电路310用于接收所述第四电压，并根据所述预设基准电压将所述第四电压进行逻辑放大处理后输出所述第四逻辑电平。所述逻辑取反电路320与所述电压放大处理电路310电连接。所述逻辑取反电路320用于接收所述第四逻辑电平，并对所述第四逻辑电平进行逻辑取反得到所述第五逻辑电平后输出至所述逻辑相与电路400的第二输入端。

在一个实施例中，所述电压放大处理电路310可由运算放大器和电阻构成。具体的，所述电压放大处理电路310可包括：运算放大器311、第四电阻312和第五电阻313。所述运算放大器311的第一输入端与所述电压采集电路100电连接，并用于接收所述第四电压。所述运算放大器311的第二输入端用于输入所述预设基准电压。所述运算放大器311的第三输入端接地。所述运算放大器311的输出端输出所述第四逻辑电平至所述逻辑取反电路320。所述第四电阻312的第一端与所述运算放大器311的第四输入端电连接。所述第四电阻312的第二端接地。所述第五电阻313的第一端与所述运算放大器311的第四输入端电连接。所述第五电阻313的第二端与所述运算放大器311的输出端电连接。

在采集到所述零线104只有微小的电压(即所述第四电压为微小的电压)时，通过所述运算放大器311将该微小的电压进行放大处理。在一个实施例中，所述第四电压需大于或等于0.01V。当采集到的所述第四电压小于0.01V时，忽略不计并默认为零。在一个实施例中，所述运算放大器311的放大倍数需大于或等于100倍，从而使得在采集到所述第四电压大于或等于0.01V时，才能使得所述运算放大器311的输出端输出高电平。反之在采集到的所述第四电压小于0.01V时(即所述第四电压为0)，此时所述运算放大器311的输出端输出低电平。

在一个实施例中，所述逻辑取反电路320可由非门构成。通过该非门将所述第四逻辑电平进行逻辑取反并得到所述第五逻辑电平后输出至所述逻辑相与电路400的第二输入端。例如，当所述第四电压为0时，所述第四逻辑电平为低电平，此时经过逻辑取反得到的所述第五逻辑电平为高电平。通过所述电压放大处理电路310和所述逻辑取反电路320配合，能够将采集到的微小电压进行逻辑处理后，便于后续所述逻辑相与电路400进行逻辑判断。

在一个实施例中，所述逻辑相与电路400包括：与门410、第六电阻420。所述与门410的第一输入端与所述第一逻辑处理电路200的输出端电连接。所述与门410的第二输入端与所述第二逻辑处理电路300的输出端电连接。所述与门410用于接收所述第五逻辑电平，并确定所述第五逻辑电平与所述第一逻辑处理电路200的输出端输出的电平是否均是高电平，以确定是否断开所述三相四线系统的电压源。所述第六电阻420的第一端与所述与门410的第一输入端的电连接。所述第六电阻420的第二端接地。

通过所述与门410确定所述第五逻辑电平与所述第一逻辑处理电路200的输出端输出的电平是否均是高电平，从而确定所述与门410的输出端是输出高电平，还是输出低电平。在一个实施例中，若所述与门410确定所述第五逻辑电平与所述第一逻辑处理电路200的输出端输出的电平均是高电平，则所述与门410的输出端输出高电平，从而断开所述三相四线系统的电压源。

在一个实施例中，若所述与门410确定所述第五逻辑电平与所述第一逻辑处理电路200的输出端输出的电平不都是高电平，即二者至少有一个是低电平，此时所述与门410的输出端输出低电平，从而不断开所述三相四线系统的电压源。通过设置所述第六电阻420可保护所述与门410，避免其损坏。

在一个实施例中，所述电压采集电路100包括：第四二极管110、第五二极管120、第六二极管130、第七电阻140、第八电阻150、第九电阻160和第十电阻170。所述第四二极管110的阳极与所述第一火线101电连接。所述第四二极管140的阴极与所述第一逻辑处理电路200的第一输入端电连接。所述第五二极管120的阳极与所述第二火线102电连接。所述第五二极管120的阴极与所述第一逻辑处理电路200的第一输入端电连接。所述第六二极管130的阳极与所述第三火线103电连接。所述第六二极管130的阴极与所述第一逻辑处理电路200的第一输入端电连接。

所述第七电阻140的第一端分别与所述第一火线101和所述第一逻辑处理电路200的第二输入端电连接。所述第七电阻140的第二端接地。所述第八电阻150的第一端分别与所述第二火线102和所述第一逻辑处理电路200的第三输入端电连接。所述第八电阻150的第二端接地。所述第九电阻160的第一端分别与所述第三火线103和所述第一逻辑处理电路200的第四输入端电连接。所述第九电阻160的第二端接地。所述第十电阻170的第一端分别与所述零线103和所述第一逻辑处理电路200的第五输入端电连接。所述第十电阻170的第二端接地。

在一个实施例中，可通过所述第七电阻140采集所述第一火线101上的电压，得到所述第一电压(即图2中的VA)；可通过所述第八电阻150采集所述第二火线102上的电压，得到所述第二电压(即图2中的VB)；可通过所述第九电阻160采集所述第三火线103上的电压，得到所述第三电压(即图2中的VC)；可通过所述第十电阻170采集所述零线104上的电压，得到所述第四电压(即图2中的VN)。

在一个实施例中，通过所述第四二极管110、所述第五二极管120以及所述第六二极管130的配合，可确定所述第一电压、所述第二电压以及所述第三电压中的最大值，并输出该最大值对应的电压(即图2中的VD)。VD为上述三个电压中的最大值减去对应线路上二极管的导通电压值，即所述第五电压。通过所述电压采集电路100分别采集所述第一火线101、所述第二火线102、所述第三火线103以及所述零线104的电压，从而便于后续电路进行逻辑处理。

在一个实施例中，所述电压采集电路100还包括：限流电阻180。所述限流电阻180的第一端分别与所述第四二极管140的阴极、所述第五二极管120的阴极、所述第六二极管130的阴极和所述第一逻辑处理电路200的第一输入端电连接，所述限流电阻180的第二端接地。通过所述限流电阻180保护所述第五电压对应的输出端，避免其因电压过大而损坏。

在一个实施例中，所述三相四线系统断零线保护电路10在使用时，检测所述零线104是否断开是检测VN上是否有电压。而VN没有电压，会有两种情况：一种是三根火线上的电压彼此达到平衡，此时是不能断开三根火线的电压源的，因为三根火线上的电压彼此达到平衡是很短暂的情形，也是正常的用电状态；另一种情况是所述零线104断线了，此时必须在OUT上输出高电平，从而信断开三根火线的电压源。在此电路中，这两种情况时，LN都会输出高平。为了不误断电源，OUT输出信号还要判断在所述零线104为0电压时，三相的电流是否刚好平衡，从而进一步判断是否要断开三根火线的电压源，进而提高用电的安全性。

综上所述，本申请通过所述电压采集电路100采集三根火线和一根零线的电压，然后通过所述第一逻辑处理电路200根据预设基准电压将采集得到的所述第五电压分别与三个电压进行比较，然后输出并判断所述第一逻辑电平、第二逻辑电平和第三逻辑电平是否都是低电平，基于判断结果确定所述第一逻辑处理电路200的输出端输出低电平或高电平；并与所述第二逻辑处理电路300配合，将所述第四电压基于所述预设基准电压进行逻辑放大处理并逻辑取反得到第五逻辑电平，然后通过所述逻辑相与电路400确定所述第五逻辑电平与所述第一逻辑处理电路的输出端输出的电平是否均是高电平，从而确定是否断开所述三相四线系统的电压源，进而避免因断零线而引起三相电位零点飘移，导致用户电器损坏的问题，从而提高安全性。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。