阅读说明：本技术 一种基于rram忆阻器单元的集合模块及其形成方法 (RRAM (resistive random access memory) memristor unit-based collection module and forming method thereof ) 是由 李琛 段杰斌 郭令仪 于 2019-08-09 设计创作，主要内容包括：一种基于RRAM忆阻器单元的集合模块及其形成方法,该模块包括：用于存储权重值的N个RRAM忆阻器单元和权重生成单元,所述N个RRAM忆阻器单元中包括M个可变RRAM忆阻器单元；每一个所述可变RRAM忆阻器单元包括一个没有写入权重值的原始RRAM忆阻器、一个控制晶体管、激励电压产生器和输出端；其中,所述N和M为大于等于2的正整数,M为小于等于N；当所述权重生成单元确定好每一个所述可变RRAM忆阻器单元所需存储的权重值时,所述激励电压产生器产生相应于所述权重值的电压,通过所述控制晶体管对每一个所述可变RRAM忆阻器单元输入固定的权重值,以形成所述N个RRAM忆阻器单元的整套权重值组合。(A RRAM memristor cell-based collection module and a method of forming the same, the module comprising: the device comprises N RRAM memristor units and a weight generation unit, wherein the N RRAM memristor units are used for storing weight values, and the N RRAM memristor units comprise M variable RRAM memristor units; each variable RRAM memristor unit comprises an original RRAM memristor without writing a weight value, a control transistor, an excitation voltage generator and an output end; wherein N and M are positive integers more than or equal to 2, and M is less than or equal to N; when the weight generation unit determines the weight value required to be stored by each variable RRAM memristor unit, the excitation voltage generator generates a voltage corresponding to the weight value, and a fixed weight value is input to each variable RRAM memristor unit through the control transistor so as to form a whole set of weight value combinations of the N RRAM memristor units.)

一种基于RRAM忆阻器单元的集合模块及其形成方法

技术领域

本发明涉及人工智能芯片设计技术领域，尤其涉及一种基于RRAM忆阻器单元的集合模块及其形成方法。

背景技术

嵌入式存储器是系统级芯片的重要组成部分之一，也是未来存储器技术的发展趋势，现有的嵌入式存储器主要还是基于传统存储器架构，如静态随机存储器(SRAM)或闪存(Flash)等。目前，基于各种新型存储器架构的嵌入式存储器研究已引起国内外广泛关注，包括相变存储器(PCRAM)、磁存储器(MRAM)和阻变存储器(RRAM)等；其中，阻变存储器因其同时具有高速、低功耗、非易失性、高集成度以及与CMOS工艺兼容等优势，一直是新型嵌入式存储器领域的研究热点。

近年来，以RRAM为代表的阻变存储器的研究已取得很多突破性进展，器件结构从最初的2D平面结构发展到高密度3D垂直结构，单元面积显著缩小，读写速度、耐久性和保持特性等均显著提升，阻变存储器芯片容量也已经从2Mb发展到最大的32Gb。与此同时，国际上多家存储器厂商也开始布局嵌入式阻变存储器的研发，包括惠普、索尼、美光、松下和Crossbar等企业，在代工方面，台积电、联电和中芯国际等也开始为客户提供专门的阻变存储器生产工艺。其中，松下公司作为阻变存储器产业化的领跑者，在2013年，阻变存储器嵌入首次应用于单片微型计算机(Single Chip Microcomputer，简称MCU)产品中；2016年，松下又与富士通合作，推出了首款基于180nm工艺4Mb容量的存储器产品，近期松下公司正在40nm工艺线上进行阻变存储器的开发。

在存算一体芯片应用过程中，RRAM作为矩阵运算可变权重的存储媒介，不仅起到了多值权重存储的作用，而且还能够在矩阵网络运算中，起到存算一体的作用。然而，RRAM均作为单个器件或者单个阵列而存在，在实际的存算一体芯片中，神经网络算法通常要求各种可能的RRAM尺寸(如1024*1024或1048*1048均有可能)，目前代工厂提供的RRAM并无法满足此类功能。也就是说，业界需要RRAM的阵列规模根据算法可定制，根据层次深度可变化；同时，要求代工厂提供一套具有不同阻值组合的RRAM器件集合。

发明内容

为实现上述目的，本发明旨在提供一种基于RRAM忆阻器单元的集合模块及其形成方法，为实现上述目的，本发明的技术方案如下：

一种基于RRAM忆阻器的权重逻辑库模块；其包括：用于存储权重值的N个RRAM忆阻器单元和权重生成单元，所述N个RRAM忆阻器单元中包括M个可变RRAM忆阻器单元；每一个所述可变RRAM忆阻器单元包括一个没有写入权重值的原始RRAM忆阻器、一个控制晶体管、激励电压产生器和输出端；其中，所述N和M为大于等于2的正整数，M为小于等于N；当所述权重生成单元确定每一个所述可变RRAM忆阻器单元所需存储的权重值后，所述激励电压产生器产生相应于所述权重值的电压，通过所述控制晶体管对每一个所述可变RRAM忆阻器单元输入固定的权重值，以形成所述N个RRAM忆阻器单元的整套权重值组合。

优选地，所述M为小于N，所述N个RRAM忆阻器单元中包括N-M个固定RRAM忆阻器单元。

优选地，所述N个RRAM忆阻器单元整套权重值组合中的所述权重值按等差数列形成，或按等比数列形成。

优选地，所述N个RRAM忆阻器单元整套权重值组合中的所述权重的数量最大为256。

优选地，所述N个RRAM忆阻器单元整套权重值组合中的所述权重的数量为11。

优选地，所述的基于RRAM忆阻器单元的集合模块还包括数字综合工具，所述N个RRAM忆阻器单元整套权重值组合形成X*Y的底层基本权重逻辑矩阵，所述数字综合工具根据用户需求直接调用X*Y的底层基本权重逻辑矩阵；其中，所述X*Y的值大于等于所述N。

优选地，为实现上述目的，本发明又一技术方案如下：

一种采用上述基于RRAM忆阻器单元的集合模块的形成方法，包括：

步骤S1：根据所述权重生成单元确定所述N个RRAM忆阻器单元中需存储的整套权重值组合；

步骤S2：制作所述N个RRAM忆阻器单元，其中，所述M个可变RRAM忆阻器单元为没有存储任何权重值的原始RRAM忆阻器；

步骤S3：所述激励电压产生器产生相应于所述权重值的电压，通过所述控制晶体管对每一个所述可变RRAM忆阻器单元输入固定的权重值，以形成所述M个RRAM忆阻器单元的权重值组合；

步骤S4：形成所述N个RRAM忆阻器单元的整套权重值组合。

优选地，所述的形成方法还包括步骤S5：所述N个RRAM忆阻器单元整套权重值组合形成X*Y的底层基本权重逻辑矩阵，所述数字综合工具根据用户需求直接调用X*Y的底层基本权重逻辑矩阵

优选地，所述N个RRAM忆阻器单元整套权重值组合中的所述权重的数量为11，且所述N等于M，所述步骤S3具体包括如下步骤：

步骤S31：所述激励电压产生器产生11个电压值，其中，所述11个电压值分别为V1、V2、…V11；

步骤S32：分别通过11个所述控制晶体管对11个所述可变RRAM忆阻器单元分别接受所述11个电压值V1、V2、…V11，完成11个所述可变RRAM忆阻器单元固定权重值的输入，其中，11个所述可变RRAM忆阻器单元的固定权重值分别为Z1、Z2、…Z11。

优选地，所述步骤S4具体包括如下步骤：

步骤S41：如果所述M为小于N，执行步骤S42，如果所述M为等于N，执行步骤S43；

步骤S42：所述N个RRAM忆阻器单元的整套权重值组合为所述M个RRAM忆阻器单元的权重值组合加上(N-M)个所述固定RRAM忆阻器单元的权重值组合；

步骤S43：所述N个RRAM忆阻器单元的整套权重值组合为所述M个RRAM忆阻器单元的权重值组合。

从上述技术方案可以看出，本发明提供了一种基于RRAM忆阻器单元的集合模块及其形成方法，其具备以下技术优势：

①、根据用户需求形成一套完整的权重值组合，即权重值任意可设；

②、由于用户在使用时，权重网络已经过训练而固定，所以上述整套权重值的组合通过数字综合工具可直接调用底层基本权重逻辑；

③、基于RRAM忆阻器的单元具有非易失性的存储功能，也就是说，在制作完并写入完权重后，该权重值即永久保留。

附图说明

图1为本发明实施例中基于RRAM忆阻器的权重逻辑库模块的示意图

图2为本发明实施例中典型的RRAM忆阻器单元的示意图

图3为本发明实施例中的基于RRAM忆阻器的权重逻辑库模块的使用流程图

图4为本发明实施例中具有11种权重的RRAM忆阻器单元的权重逻辑库示意图

图5为本发明应用于神经网络推断芯片实施例中过程示意图

图6为本发明实施例中典型的RRAM忆阻器单元集合最终形成的制作完并写入权重后的阵列示意图

具体实施方式

以下结合附图1-6，通过具体实施例对本发明的基于RRAM忆阻器的单元集合及其形成方法作进一步详细说明。需要说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、明晰地达到辅助说明本发明实施例的目的。

请参阅图1，图1为本发明实施例中基于RRAM忆阻器的权重逻辑库模块的示意图。如图所示，该基于RRAM忆阻器的权重逻辑库模块其包括用于存储权重值的N个RRAM忆阻器单元和权重生成单元。其中，N为大于等于2的正整数。该N个RRAM忆阻器单元中包括M个可变RRAM忆阻器单元，其中，M为大于等于2的正整数，且M为小于等于N。也就是说，当M等于N时，该N个RRAM忆阻器单元均是可变RRAM忆阻器单元；当M小于N时，该N个RRAM忆阻器单元还另外包括N-M个存储权重已固定的RRAM忆阻器单元。

在本发明的实施例中，每一个可变RRAM忆阻器单元包括一个没有写入权重值的原始RRAM忆阻器、一个控制晶体管、激励电压产生器和输出端。需要说明的是，原始RRAM忆阻器是不能存储任何值，只能通过后续的电压刷新(forming)，才能将权重值输入进去。

当权重生成单元(或用户)确定好每一个可变RRAM忆阻器单元所需存储的权重值时，激励电压产生器产生相应于所述权重值的电压，通过控制晶体管(用于控制RRAM忆阻器的读写操作)对每一个可变RRAM忆阻器单元输入固定的权重值，以形成N个RRAM忆阻器单元的整套权重值组合。

在本发明的实施例中，N个RRAM忆阻器单元整套权重值组合中权重值按可以按等差数列形成，或可以按等比数列形成。并且，N个RRAM忆阻器单元整套权重值组合中的权重的数量最大通常为256，较佳地，N个RRAM忆阻器单元整套权重值组合中权重的数量为11。

为简便起见，下面的实施例以M等于N的情况进行示例说明。

实施例一

在本实施例中，假设N＝11，即N个RRAM忆阻器单元的整套权重值组合形成后，每一个RRAM忆阻器单元均存储有一个权重值，基于RRAM忆阻器的单元具有非易失性的存储功能，也就是说，在制作完并写入完权重后，该权重值可保留。

请参阅图2，图2为本发明实施例中典型的RRAM忆阻器单元的示意图。如图所示，每一个已存储RRAM忆阻器单元(相当于固定RRAM忆阻器单元)，数字综合工具调用控制晶体管接收输入值，该输入值并同权重值一同运算后得到运算结果。

请参阅图3，图3为本发明实施例中的基于RRAM忆阻器的权重逻辑库模块的使用流程图。本发明的采用上述基于RRAM忆阻器单元的集合模块的形成方法，包括如下步骤：

步骤S1：根据用户需求确定所述N个RRAM忆阻器单元中需存储的整套权重值组合。

请参阅图4，图4为本发明实施例中具有11种权重的RRAM忆阻器单元的权重逻辑库示意图。如图所示，预先由代工厂提供所需不同权重的逻辑库包括如下器件：

i、权重为1.0的RRAM器件，以及1个控制晶体管；

ii、权重为0.9的RRAM器件，以及1个控制晶体管；

……

x、权重为0.1的RRAM器件，以及1个控制晶体管；

xi、权重为0.0的RRAM器件，以及1个控制晶体管。

步骤S2：制作所述N个RRAM忆阻器单元，其中，所述M个可变RRAM忆阻器单元为没有存储任何权重值的原始RRAM忆阻器。

步骤S3：激励电压产生器产生相应于所述权重值的电压，通过控制晶体管对每一个所述可变RRAM忆阻器单元输入固定的权重值，以形成M个RRAM忆阻器单元的权重值组合。

在本发明的实施例中，N个RRAM忆阻器单元整套权重值组合中的所述权重的数量为11，且所述N等于M，所述步骤S3具体包括如下步骤：

步骤S31：所述激励电压产生器产生11个电压值，其中，所述11个电压值分别为V1、V2、…V11；其中，该11个电压值可以由一个激励电压产生器产生，也可以由多个激励电压产生器产生。

步骤S32：分别通过11个所述控制晶体管对11个所述可变RRAM忆阻器单元分别接受所述11个电压值V1、V2、…V11，完成11个所述可变RRAM忆阻器单元固定权重值的输入，其中，11个所述可变RRAM忆阻器单元的固定权重值分别为Z1、Z2、…Z11。在本实施例中，Z1、Z2、…Z11分别1.0、0.9、0.8、0.7、0.6、0.5、0.4、0.3、0.2、0.1和0.0。

步骤S4：形成所述N个RRAM忆阻器单元的整套权重值组合。

步骤S4具体包括如下步骤(需要说明的是，下述示例的情况不仅包括了M等于N的情况，也包括了M小于N的情况)：

步骤S41：如果所述M为小于N，执行步骤S42，如果所述M为小于N，执行步骤S43；

步骤S42：所述N个RRAM忆阻器单元的整套权重值组合为所述M个RRAM忆阻器单元的权重值组合加上(N-M)个所述固定RRAM忆阻器单元的权重值组合；

步骤S43：所述N个RRAM忆阻器单元的整套权重值组合为所述M个RRAM忆阻器单元的权重值组合。

步骤S5：所述N个RRAM忆阻器单元整套权重值组合形成X*Y的底层基本权重逻辑矩阵，所述数字综合工具根据用户需求直接调用X*Y的底层基本权重逻辑矩阵。

实施例二

神经网络(NNs)或称作连接模型(Connection Model)，它是一种模仿动物神经网络行为特征，进行分布式并行信息处理的算法数学模型。这种网络依靠系统的复杂程度，通过调整内部大量节点之间相互连接的关系，从而达到处理信息的目的。

目前，神经网络芯片的三个重要运算特征如下：

①、神经网络具有多层感知、层次化卷积运算的特性，乘加MAC矩阵(ModalAssurance Criterion，阵模态置信矩)运算量极大，且网络规模和层次需随算法动态变化；

②、训练运算时，通用逻辑门搭建的经典ASIC(Application SpecificIntegrated Circuit)架构，本身不具存储特性，由于训练时权重反复刷新，需要大量与存储单元(Memory)交互数据；

③、推断运算时，具有大量搬移的数据运算，为克服带宽和存储的瓶颈，需要多个缓存接口(比如LPDDR4)，浪费大量功耗。

在本发明的实施例中，采用基于RRAM忆阻器单元的集合模块及其形成方法，使上述问题得到了很好地解决。请参阅图5，图5为本发明应用于神经网络推断芯片实施例中过程示意图。如图所示，AI及神经网络芯片的运算特征决定了：基于多值权重的乘加网络可明显加速多层感知层次化的卷积运算，将网络矩阵最基础的单值/多值乘加运算符做成基本单元库，可以有效分解层次化卷积网络运算至底层基本权重逻辑运算。对于推断芯片，权重网络已经过训练而固定，通过数字综合工具可直接调用底层基本权重逻辑。

也就是说，对于神经网络推断芯片，权重网络已经过训练而固定，其中，某层神经网络需要特定的乘加矩阵来实现。乘加矩阵可以分解为每个单项式，单项式A中的α、β、γ、δ等为所需要的权重，在这里一共三种权重，α＝1、β＝0.5、γ＝0，δ为可变权重，可以为α、β、γ中的任意值；通过数字综合工具可直接调用底层基本权重逻辑，形成图6所示的阵列，并通过之前的加工制作流程，形成最终的权重阵列。

以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。