具体实施方式

本公开实施例公开了一种在交叉开关电路中使用一个或多个反馈电路控制RRAM器件的装置。本公开实施例提供的装置具有以下有益效果：

首先，本公开实施例所公开的装置为RRAM沟道形成提供了更好的控制。传统RRAM沟道的形成过程提供了不充分的控制：形成能量可能太强或者太弱，从而无法很好的形成沟道。本公开描述的反馈电路使得形成电压或电流更易于控制，并且可以在沟道形成后自动停止形成过程。本公开披露的技术减少或消除了过载形成，并可以全自动化。

其次，本公开所描述的技术涉及使用跨阻抗放大器和比较器，其组合能够将延迟降低到少于1纳秒(或将频率增加至40G赫兹)，同时仍然保持低功耗。RRAM交叉开关阵列电路还可以被训练地更快和更精确，从而极大地增强所述RRAM交叉开关阵列电路的性能。改进性能后的交叉开关阵列电路是用于实时图像识别、神经计算、内存计算或其它相关应用的电路实施的理想选择。

最后，使用本公开技术的斜坡信号发生器可提供一个可扩展的解决方案，从而减少了RRAM交叉开关电路的损耗和面积大小。所述斜坡信号发生器可以由几个字线和选择线共享，在每个位线的输出端存在的TIA可以用于提供额外的功能，例如反馈功能。

图1A为本公开一些实施方式中一种示例性交叉开关阵列电路100的框图1000。如图1A所示，所述交叉开关阵列电路100包括第一字线101、第一位线102和交叉电路器件103。

图1B为本公开一些实施方式中图1A所示的交叉电路器件103的部分放大视图的框图1500。如图1B所示，所述交叉电路器件103位于图1A所示的交叉开关阵列电路100中所述第一字线101和所述第一位线102之间，并与之连接。

在一些实施方式中，所述交叉电路器件103包括一个RRAM单元1031。所述RRAM单元1031可以时一晶体管一内存电阻(1T1R)堆栈，一选择器一内存电阻(1S1R0)，或一个内存电阻。

图2是本公开一些实施方式的RRAM单元200的框图2000。

如图2所示，所述RRAM单元200包括衬底201，制备于所述衬底201的位线203，制备于所述位线203上的底电极205，制备于所述底电极205上的沟道形成层207，制备于所述沟道形成层207上的顶电极209，以及制备于所述顶电极209上的字线211。

在一些实施方式中，所述衬底301是由硅(Si)、氮化硅(SiN)、二氧化硅(SiO2)、氧化铝(Al2O3)或其组合制成。在一些实施方式中，所述位线201是由Ag、Al、Au、Cu、Fe、Ni、Mo、Pt、Pb、Ti、TiN、Sn、W、Zn或其组合，或Ag、Al、Au、Cu、Fe、Ni、Mo、Pt、Pb、Ti、TiN、Sn、W、Zn和一种或多种其它导电材料的合金制成。

在一些实施方式中，所述字线211是由Ag、Al、Au、Cu、Fe、Ni、Mo、Pt、Pb、Ti、TiN、Sn、W、Zn或其组合，或Ag、Al、Au、Cu、Fe、Ni、Mo、Pt、Pb、Ti、TiN、Sn、W、Zn和一种或多种其它导电材料的合金制成。

在一些实施方式中，所述底电极205和/或所述顶电极209的材料包括Pt、Ti、TiN、Pd、Ir、W、Ta、Hf、Nb、V、TaN、NbN或其组合，或与其它导电材料的合金。

在一些实施方式中，所述底电极205由Pt、Ti、TiN、Pd、Ir、W、Ta、Hf、Nb、V、TaN、NbN其组合，或Pt、Ti、TiN、Pd、Ir、W、Ta、H、Nb、V、TaN、NbN和一种或多种其它导电材料的合金制成。

在一些实施方式中，所述顶电极209是由Pt、Ti、TiN、Pd、Ir、W、Ta、Hf、Nb、V、TaN、NbN其组合，或Pt、Ti、TiN、Pd、Ir、W、Ta、Hf、Nb、V、TaN、NbN和一种或多种其它导电材料的合金制成。

在一些实施方式中，所述沟道形成层是由TaOx(其中x≤2.5),HfOx(其中x≤2.0)，TiOx(其中x≤2.0)，或其组合制成。

在一些实施方式中，所述沟道形成层207被配置为在沟道形成层207内形成一个细丝或沟道2071，响应于施加于RRAM单元2000的形成电压或电流。

所述沟道或细丝2071可以包括一个氧空位导电细丝。在一些实施方式中，所述沟道或所述细丝2071是由富钽、富铪、或富钛氧化物材料制成。

如上所述，当形成电压或电流过高时，所述沟道电阻可能被保持的太低。相反，如果形成电压或电流过低，所述形成可能不会成功，且不能正确形成所述沟道。

此外，在最佳的形成过程中，在沟道形成后，所述形成电压或电流应立刻停止(例如，在几纳秒甚至皮秒内)。传统的形成过程往往不是最佳的：因为形成过程是一个自加速过程。例如，高电压或电流会引起更强的形成过程，且形成过程会使得器件更具备导电性；导电性更强的器件反过来会产生更大的电流，从而加剧了形成行为。

因此，如果形成过程在沟道形成后没有立即停止，会导致过载形成。所以在检测到沟道形成后立即停止形成过程的技术是有利的。

图3是本公开一些实施方式中反馈电路300的示例性框图3000。

如图3所示，所述反馈电路300包括RRAM单元301，连接至所述RRAM单元301的金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)305，连接至所述MOSFET 305的跨阻抗放大器(TIA)303，连接至所述TIA303的比较器311，连接至所述RRAM单元301的第一信号发生器307，和连接至所述MOSFET 305的第二信号发生器309。

在一些实施例中，所述MOSFET 305包括连接至所述第二信号发生器309的第一端3051，连接至RRAM单元301的第二端3053，及连接至TIA 303的第三端3055。

在一些实施方式中，所述第一端3051是栅极端；所述第二端3053是漏极端；及所述第三端3055是源极端。所述第一端3051连接至所述第二信号发生器309；所述第二端3053连接至所述RRAM单元301；及所述第三端3055连接至所述TIA 303。

在一些实施方式中，所述第一信号发生器307用于向RRAM单元301提供电压Vset；在一些实施方式中，所述第二信号发生器309用于向所述MOSFET305的第一端3051提供电压Vgate；所述第一信号发生器306可以包括一个直流斜坡信号发生器或脉冲斜坡信号发生器。

所述第二信号发生器309可以包括一个斜坡信号发生器。所述第二信号发生器和所述MOSFET 305可以被实施用做电流限制器。这种架构可以在饱和模式下逐渐增加通过所述MOSFET 305的最大电流。

在一些实施方式中，所述TIA 303、所述比较器311或两者都具有小于1纳秒的传播延迟。在一些实施例中所述TIA 303和所述比较器311的组合具有小于1纳秒的传播延迟。

所述比较器311包括第一输入端3114、第二输入端3115及其输出端3111。所述输出端3111连接至所述第一信号发生器307和所述第二信号发生器309。

在一些实施方式中，所述比较器311包括电压比较器。电流比较器相比电压比较器而言具有更大的延迟和更高的功耗。所述比较器311用于比较TIA 303的TIA输出电压Vo和参考电压源的电压Vref。在一些实施方式中，所述参考电压Vref可以被预先设置为1/2(高Vo+低Vo)。如果Vo高于Vref，输出端3111将是1。如果Vo低于Vref，输出端3111将是0。这使得比较器311可以同时开启和关闭所述第一信号发生器307和所述第二信号发生器309。所述信号处理的细节可参考图4。

图4是本公开一些实施方式中反馈电路300的不同特性的时序图4000。

如图4所示，当所述第一信号发生器307向RRAM单元301提供升压信号Vset时，能量(或热量)可以逐渐积累在RRAM单元301中，导致在RRAM单元301内部形成沟道(或细丝)。由所述第二信号发生器309提供的另一个升压信号Vgate可以被用于限制电流，这增加了流经所述RRAM单元301和所述MOSFET 305的最大电流。

Vo可以是所述TIA 303的输出电压。从所述MOSFET 305输出的电流可以转换成Vo。当所述第一信号发生器307开始升压和沟道未形成之前，Vo保持高电平。一旦沟道形成，Vo就会降低，从而导致Vcomp增加。然后所述比较器311通过关闭第一信号发生器307和所述第二信号发生器309切换其数字输出(例如，从0到1)。在一些实施方式中，当所述第一信号发生器307被关闭，所述升压电压Vset就会降低从而使得沟道形成过程可以根据需要停止。

以这些方式使用TIA和比较器可以产生更快的响应，降低延迟至1纳秒以下。使用较低的功耗实现高达40G赫兹的频率。由于所述斜坡信号发生器可以由不同的字线和选择线共享，因此所述反馈电路300可以用于快速阵列形成测试；现有的TIA(位于每个位线输出端)也可以被重新使用，从而提供反馈。这些技术使得所述反馈电路具有更好的扩展性和灵活性。

可以给本文描述为单个实例的组件、操作或结构提供多个实例。最后，各个组件、操作和数据存储之间的边界在某种程度上是任意性的，并且在具体说明性配置的上下文中说明了特定操作。功能的其它分配是可预见的，并且可以落入本发明主题的范围之内。概括地说，在示例性配置中作为分开的组件呈现的结构和功能可以实现为组合的结构或组件。类似地，作为单个组件呈现的结构和功能可以实现为分开的组件。这些以及其它变型、修改、添加和改进可以落入本发明主题的范围之内。

还应当理解，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元素和另一个元素。例如，第一列可以称为第二列，类似地，第二列也可以称为第一列，而无需更改描述的含义，只要对“第一列”的所有出现都进行重命名，和对所有出现的“第二列”均被重命名。第一列和第二列都是第s列，但它们不是同一列。

本文所使用的术语仅出于描述特定实施方式的目的，并不旨在限制权利要求。如在实施方式和所附权利要求的描述中所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。还应理解，本文所用的术语“和/或”是指并涵盖一个或多个相关联所列项目的任何和所有可能的组合。还将理解的是，当在本说明书中使用术语“包括”和/或“包括”时，其指定了所述特征、整数、步骤、操作、元件和/或组件的存在、但并不排除存在或一个或多个其它特征，如整数、步骤、操作、元素、组件和/或其组的添加。

如本文中所使用的术语“如果”可以被解释为是指“何时”或“在……上”或“响应于确定”或“根据确定”或“响应于检测”，所述条件先例是取决于上下文。类似地，短语“如果被确定(陈述的条件先例为真)”或“如果(陈述的条件先例为真)”或“何时(陈述条件的先验条件为真)”可解释为“在……之上”。取决于上下文，“确定”或“响应于确定”或“根据确定”或“根据检测”或“响应于检测”所述条件先决条件为真。

前述描述包括体现示例性实施方式的示例系统、方法、技术、指令序列和计算机器程序产品。为了解释的目的，阐述了许多具体细节以便提供对发明主题的各种实现的理解。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本发明主题的实施方式。通常，没有详细示出众所周知的指令实例、协议、结构和技术。

为了说明的目的，已参考特定实施方式描述了前述描述。然而，以上说明性讨论并非旨在穷举或将实施方式限制为所公开的精确形式。鉴于以上教导，许多修改和变化是可能的。选择和描述实施方式以便最佳地解释原理及其实际应用，从而使本领域的其他技术人员能够最佳地利用实施方式以及具有各种修改的各种实施方式，以适合于预期的特定用途。