阅读说明：本技术 一种用于流水线模数转换器的电容失配校准方法 (Capacitance mismatch calibration method for pipeline analog-to-digital converter ) 是由 徐福彬 龙善丽 张紫乾 贺克军 童紫平 张慧 于 2019-10-24 设计创作，主要内容包括：本发明公开了一种用于流水线模数转换器的电容失配校准方法,包括以下步骤：步骤1,在校准模式中,测量流水线模数转换器的级电路输入输出曲线中每一个残差阶跃幅度,确定级电路中每个比较器输出所对应的实际权重,并存储在片上寄存器中；步骤2,在校准完成后,进入转换模式,根据级电路中各个比较器的转换输出,调用所存储的对应的实际权重来计算最终的转换结果。本发明提供了一种用于流水线模数转换器的电容失配校准方法,不仅提高了流水线模数转换器的线性度和动态范围,而且不增加电路设计复杂度和芯片面积。(The invention discloses a capacitance mismatch calibration method for a pipeline analog-to-digital converter, which comprises the following steps: step 1, in a calibration mode, measuring each residual error step amplitude in an input/output curve of a stage circuit of a pipeline analog-to-digital converter, determining actual weight corresponding to the output of each comparator in the stage circuit, and storing the actual weight in an on-chip register; and 2, after the calibration is finished, entering a conversion mode, and calling the stored corresponding actual weight to calculate a final conversion result according to the conversion output of each comparator in the stage circuit. The invention provides a capacitance mismatch calibration method for a pipeline analog-to-digital converter, which not only improves the linearity and the dynamic range of the pipeline analog-to-digital converter, but also does not increase the circuit design complexity and the chip area.)

一种用于流水线模数转换器的电容失配校准方法

技术领域

本发明涉及一种用于流水线模数转换器的电容失配校准方法，主要用于对流水级电路中的采样电容失配引入的非线性误差进行校准，属于混合信号集成电路技术领域。

背景技术

无线网络、信息通讯等高速信号处理领域对模数转换器的速度和精度的要求越来越高。在各种结构的模数转换器中，流水线型模数转换器由于能够将精度、速度和功耗三个重要特性进行良好的折衷，成为了高性能模数转换器的热门研究结构。

随着制造工艺的发展，工艺特征尺寸和工艺电压持续按比例缩小，但器件间失配并没有因为工艺的进步而减小，这将恶化模拟电路的性能。在流水线模数转换器中，采样电容的失配会导致级间增益误差、级电路输入输出曲线跳变高度不一致，使得模数转换器的线性度变差。如果不对误差进行校准，流水线模数转换器的精度就被限制在10位以内，很难达到应用的要求。

现有的电容失配校准技术，如动态电容匹配(DEM，dynamic element matching)技术、抖动注入(Dither Injection)技术、无源电容误差平均(Passive Capacitor ErrorAveraging)技术、有源电容误差平均(Active Capacitor Error Averaging)技术等，虽然各自都具有较好的校准效果，但是增加了电路设计复杂度和芯片面积。

发明内容

本发明所要解决的技术问题是克服现有技术的缺陷，提供一种用于流水线模数转换器的电容失配校准方法，不仅提高了流水线模数转换器的线性度和动态范围，而且不增加电路设计复杂度和芯片面积。

为解决上述技术问题，本发明采用以下技术方案：

一种用于流水线模数转换器的电容失配校准方法，包括以下步骤：

步骤1，在校准模式中，测量流水线模数转换器的级电路输入输出曲线中每一个残差阶跃幅度，确定级电路中每个比较器输出所对应的实际权重，并存储在片上寄存器中；

步骤2，在校准完成后，进入转换模式，根据级电路中各个比较器的转换输出，调用所存储的对应的实际权重来计算最终的转换结果。

进一步地，步骤1中，校准控制器控制流水式模数转换器内核进行工作，测量每一个待校准电容的真实数字权值；

测量过程先从第三级子模数转换器开始，在校准第三级子模数转换器时，由后级流水级以及快闪式模数转换器组成的后级模数转换器执行测量；当第三级子模数转换器校准完毕时，接着开始校准第二级子模数转换器，此时，由已校准的第三级子模数转换器、后级流水级模数转换器以及快闪式模数转换器组成的后级模数转换器执行测量；当第二级子模数转换器校准完毕时，接着开始校准第一级子模数转换器，此时，由已校准的第二级和第三级子模数转换器、后级流水级模数转换器以及快闪式模数转换器组成的后级模数转换器执行测量，最终完成误差的校准。

进一步地，步骤2中，数字校准电路根据流水式模数转换器内核所输出的比较器阵列输出结果和对应的电容权重进行加权求和，得到准确的模数转换输出。

进一步地，校准模式中，对于M位级电路中快闪式模数转换器的采样网络，2^M-1个比较器输出0，2^M-1个比较器输出1，指定的1个比较器输出在0和1之间切换，同时令级电路差分零输入，此时级电路的输出电压上下跳动，其幅度对应于其输入输出曲线中与指定的比较器对应位置的残差阶跃幅度。

进一步地，利用后续级电路所构成的后级模数转换器，对此时级电路输出的上电压和下电压分别进行模数转换，模数转换后的两值相减即为实际权重高度；根据此步骤控制级电路的输入和比较器的输出，依次测量级电路中每一个残差阶跃幅度。

进一步地，定义前三级子模数转换器电路中的比较器的输出为T_{i_j}，其值为0或1，其中i表示第i级，j表示第j个比较器输出；记第i级第j个模数转换电容所对应的数字权重是W_{i_j}，则模数转换器的转换输出由下面的公式进行计算：

D_O＝∑T_{i_j}W_{i_j}+Dbe

式中，Dbe为由不带校准结构的后级流水级模数转换器与快闪式模数转换器组成的后级模数转换器的转换输出。

本发明所达到的有益效果：

本发明提供了一种用于流水线模数转换器的电容失配校准方法，不仅提高了流水线模数转换器的线性度和动态范围，而且不增加电路设计复杂度和芯片面积。

附图说明

图1是对第三级流水级校准的原理示意图；

图2是对第二级流水级校准的原理示意图；

图3是对第一级流水级校准的原理示意图；

图4是3位级电路输入输出曲线示意图；

图5是本发明带校准结构的比较器采样网络电路结构示意图；

图6是当A1/A0＝00时，比较器控制信号S1的输出结果示意图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

在流水线模数转换器中，由于电容失配和运算放大器有限增益效应，使级电路的增益偏离理想值从而引入转换误差。为校准此误差，在前三级子模数转换器电路中引入前台校准算法。算法的基本原理为：在级电路输入输出转移曲线中，子模数转换器每增加一个数字1，则模拟残差就会相应地向下跳跃一个电压，这个电压阶跃幅度由一个对应电容的容值和运放增益共同决定，由于电容失配和有限增益的存在，这个模拟残差阶跃幅度会偏离理想值，如果还用数字1所代表的理想权重去计算转换结果，就会带来误差。为了排除电容失配和有限增益的影响，需要测量级电路输入输出曲线中每一个残差阶跃幅度，从而确定它们的实际权重。因此，模数转换器具有校准模式和转换模式。首先，在校准模式中测量级电路中每个比较器(测量级电路中每个电容一一对应一比较器)输出所对应的实际权重，并存储在片上寄存器中；其次，在校准完成后，进入转换模式，根据级电路各个比较器的转换输出，调用所存储的实际权重而非理想权重来计算最终的转换结果。

在校准模式下，校准控制器控制流水式模数转换器内核进行工作，测量每一个待校准电容的真实数字权值。测量过程先从第三级开始，在校准第三级时，由后级流水级以及快闪式模数转换器组成的后级模数转换器执行测量，如图1所示；当第三级校准完毕时，接着开始校准第二级，此时，由已校准的第三级、后级流水级以及快闪式模数转换器组成的后级模数转换器执行测量，如图2所示；当第二级校准完毕时，接着开始校准第一级，此时，由已校准的第二级和第三级、后级流水级以及快闪式模数转换器组成的后级模数转换器执行测量，如图3所示，最终完成误差的校准。

在正常转换模式下，数字校准电路根据流水式模数转换器内核所输出的比较器阵列输出结果和对应的电容权值进行加权求和，得到准确的模数转换输出。

定义前三级子模数转换器电路中的比较器的输出为T_{i_j}。这里，T_{i_j}中，i表示第i级，j表示第j个比较器输出，那么T_{i_j}就是第i级电路中第j个比较器的输出，其值为0或1。另外，记第i级第j个模数转换电容所对应的数字权值是W_{i_j}，则模数转换器的转换输出由下面的公式进行计算：

D_O＝∑T_{i_j}W_{i_j}+Dbe

上式中，Dbe为由不带校准结构的后级流水级与快闪式模数转换器组成的后级模数转换器的转换输出。

流水式级电路的输入输出曲线如图4所示。在校准模式中，为了控制测量级输入输出曲线中指定位置的阶跃幅度，在级电路设计中需要对级电路中快闪式模数转换器的采样网络进行改进，如图5所示，以实现以下两个目标：1)级电路输入可强制为差分零输入；2)比较器输出0或1可控制。在此基础上，可实现M位级电路中，2^M-1个比较器输出0，2^M-1个比较器输出1，而指定的1个比较器输出在0和1之间切换，同时令级电路差分零输入，则此时级电路的输出电压就会上下跳动，其幅度就对应于其输入输出曲线中与指定比较器对应位置的残差阶跃幅度。利用后续级电路所构成的后级模数转换器，对此时级电路输出的上电压和下电压分别进行模数转换，模数转换后的两值相减即为实际权重高度。根据这个方法控制级电路的输入和比较器的输出，就可以依次测量级电路中每一个残差阶跃幅度。

比较器阈值选择器电路对应的逻辑关系如表1所示。电路分为校准和不校准两种工作状态，控制信号为FORE。当FORE＝0时，电路处于正常工作状态，比较器阈值根据功能接到特定电压上，VRPI为正端参考电压，VRNI为负端参考电压，此时控制信号S不起控制作用；当FORE＝1时，电路处于校准状态，控制信号S控制比较器的阈值分别接电源或者地，使得比较器输出0或1。

表1比较器阈值选择器逻辑电路真值表

对于M位级电路，有2^M-1个模数转换电容阵列，由2^M-1个比较器的输出来控制，对应于级输入输出传输曲线中的2^M-1个残差阶跃幅度。在校准模式下，由上述图5所示的电路，可以控制一个比较器输出0或1，在此基础上，比较器的选择译码、比较器的输出值和输出时序，都可由数字校准控制器来实现。

以一个2位级电路为例，电路有三个输入分别为A1、A0以及CLK时钟信号，A1、A0是由数字校准控制器输出提供，A1、A0的某种组合代表对级电路某个电容的校准触发以及发送校准某个电容的信号；电路有3个输出，S1～S3分别代表对与某个电容对应的比较器的控制信号，要校准某个电容对应的权重，就要进行交替测量，对CLK时钟二分频，用来控制某个输出S在一个周期内为低电平，另一个周期为高电平，例如A1A0为00，则代表对第一个电容进行校准，则S1仿真结果如图6所示，S1的输出0/1交替输出，高低电平分别保持一个时钟周期。而其余2个S信号一个为0，一个为1，例如S2/S3＝01，使得级电路输出不会饱和。表2中可以发现每个译码状态都保证输出状态为一个0和一个1，其目的就是控制比较器输出，从而控制相应电容的参考电压为一个VRP和一个VRN，以便可以固定输入电压为零时对3个电容分别进行测量。

表2比较器控制信号译码表

在表2中，T表示由模数转换器采样时钟二分频得到的方波信号。

通过在级电路中集成上述的比较器阈值选择电路和校准译码电路，校准控制器和级电路之间的接口和控制就得到简化。当控制器要测量当前级电路的第i个电容的权重时，只需设置FORE＝1，并输出地址A1A0为i，级电路的残差输出就会自动上下跳动，控制器对后级模数转换器的输出进行收集和计算，即可完成对该权重的测量,为W_{i_j}。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。