具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

如图2所示，示出了本发明实施例一的一种DSP处理器的结构示意图，该DSP处理器10包括取指模块1、解码模块2、执行模块3以及主接口模块4，其中取指模块1用于从所述DSP处理器10的指令存储器中读取目标汇编程序指令，其中所述目标汇编程序指令对应的操作为所述DSP处理器10作为主设备与外部从设备进行数据交互，解码模块2用于对读取的目标汇编程序指令进行解码获得解码后的指令，执行模块3用于根据解码后的指令生成主接口控制信号，主接口模块4用于根据所述主接口控制信号生成总线控制信号，其中，所述总线控制信号用于控制所述总线对所述外部从设备执行所述目标汇编程序指令对应的操作，所述主接口模块4还用于接收所述总线响应于所述总线控制信号对所述外部设备进行操作而返回的信息，完成所述目标汇编程序指令的执行。

其中，所述目标汇编程序对应的指令操作可以是DSP处理器作为主设备读取外部从设备的数据，也可以是DSP处理器作为主设备向外部从设备写入数据。

其中，主接口模块4可以是AHB主接口或者其他类型的主接口模块，如图3所示，该AHB主接口包括读使能控制信号Ren、写使能控制信号Wen，读地址信息Raddr、写地址信息Raddr、写数据Wdata等。

该DSP处理器通过集成主接口模块，当DSP处理器需要与其他外部从设备进行数据交互时，DSP处理器可以作为主设备与总线进行交互，总线与外部从设备进行交互，而不需要通过MCU进行中断访问。该DSP处理器具备主设备访问外部从设备的功能，运行效率高。当由该DSP处理器构成双核或多核处理系统时，由于DSP处理器能够作为主设备访问外部从设备，不需要MCU进行中断处理，从而提高了MCU的运行效率。

如图4所示，在一具体实施方式中，该DSP处理器还包括FIFO模块5以及回写模块6，其中，FIFO模块5用于存储所述解码后的指令中的读使能控制信号、写使能控制信号、读地址信息、写地址信息、要写入外部从设备中的数据以及从外部从设备中读取的数据。

结合图5，在一具体实施方式中，该FIFO模块5具体包括：读数据FIFO单元51、写数据FIFO单元52以及地址FIFO单元53，其中，读数据FIFO单元51用于缓存所述DSP处理器从所述外部从设备读取的数据，写数据FIFO单元52用于缓存所述DSP处理器要写入所述外部从设备的数据，地址FIFO单元53用于缓存读使能控制信号、写使能控制信号、读地址信息以及写地址信息。

在一具体实施方式中，读数据FIFO单元51、写数据FIFO单元52以及地址FIFO单元53的深度均为8级。

参照图6，其示出了FIFO模块的信号流向示意图。hready为主接口模块发送给FIFO模块的响应信号，其中，address地址信号包括读地址信息Raddr、写地址信息Raddr，Rdata为主接口读回的数据。

利用FIFO模块对待读取或者待写入的数据进行缓存，可以解决现有技术中每执行完一条读指令或者写指令需要插入多条空指令带来的资源浪费的缺陷，从而更进一步提高DSP处理器的运行效率。

在一具体实施方式中，该DSP处理器还包括从接口模块，该从接口模块用于在DSP处理器作为从设备时，与总线进行数据交互。该从接口模块为现有技术中的任意从接口模块。

基于本发明实施例一，本发明实施例二提供一种DSP处理器与外部从设备进行数据交互的方法，如图7所示，其中该方法包括如下步骤：

S11、所述取指模块从所述DSP处理器的指令存储器中读取第一目标汇编程序指令，其中所述第一目标汇编程序指令对应的操作为所述DSP处理器作为主设备读取所述外部从设备中的数据。

在一具体实施方式中，该第一目标汇编程序指令对应的操作为DSP处理器需要读取外部从设备中的数据，具体地可以是外部I2S中的音频数据，或者ADC中的采样数据。

S12、所述解码模块用于对读取的目标汇编程序指令进行解码获得解码后的第一指令。

S13、所述执行模块用于根据所述解码后的第一指令输出第一读使能控制信号和第一读地址信息。

具体地，执行模块根据解码后的第一指令输出第一读使能控制信号Ren，第一读地址信息Raddr。

S14、所述主接口模块根据所述第一读使能控制信号和所述第一读地址信息输出总线第一控制信号，其中，所述总线第一控制信号用于控制所述总线从所述外部从设备的所述第一读地址处读取第一数据。

在执行模块输出Ren和Raddr信号后，AHB主接口模块与总线进行信息交互，主接口输出第一总线控制信号，其中第一总线控制信号包括：锁定总线信号HLOCKx、转换类型信号HTRANS[1:0]、读地址信息HADDR[31:0]等。

总线接收到总线控制信号后，与外部从设备进行信号交互，从对应的外部从设备的第一读地址处读取第一数据。

S15、所述主接口模块还接收所述第一数据。

当总线从外部从设备对应的第一读地址处读取第一数据后，总线与主接口进行数据交互，将读取的第一数据发送给主接口，主接口接收该第一数据并在该第一数据保存在主接口的寄存器中。

基于本发明实施例一，本发明实施例三提供一种DSP处理器与外部从设备进行数据交互的方法，如图8所示，其中该方法包括如下步骤：

S21、所述取指模块用于从所述DSP处理器的指令寄存器中读取第一目标汇编程序指令，其中所述第一目标汇编程序指令对应的操作为所述DSP处理器作为主设备向所述外部从设备写入数据。

具体地，在一具体实施方式中，该第一目标汇编程序指令为该DSP处理器作为主设备将第一写数据写入外部I2S中。

S22、所述解码模块用于对读取的目标汇编程序指令进行解码获得解码后的第二指令。

S23、所述执行模块用于根据所述解码后的第二指令输出第一写使能控制信号、第一写地址信息以及要写入的第二数据。

具体地，执行模块输出第一写使能控制信号Wen、第一写地址信息Waddr、第一写数据Wdata。

S24、所述主接口模块用于根据所述第一写使能控制信号、第一写地址信息和第二数据输出总线第二控制信号，所述总线第二控制信号用于控制所述总线将所述第二数据写入所述外部从设备的对应写地址处。

具体地，主接口模块接收到第一写使能控制信号Wen、第一写地址信息Waddr、第一写数据Wdata后，生成第二总线控制信号，其中第二总线控制信号至少包括：锁定总线信号HLOCKx、转换类型信号HTRANS[1:0]、第一写地址信息HWRITE、HWDATA[31:0]等。

S25、所述主接口还用于接收所述主线回传的已完成第二数据写入的反馈信息。

当总线接收到第二总线控制信号时，总线与外部从设备进行信号交互，将第一写数据写入外部从设备对应的第一写地址处，当完成第一写数据写入后，总线向主接口发送数据写入完毕的反馈信息。

基于本发明实施例一，本发明实施例四提供一种DSP处理器与外部从设备进行数据交互的方法，如图9所示，其中该方法包括如下步骤：

S31、所述取指模块从所述DSP处理器的指令寄存器中读取第三目标汇编程序指令，其中，所述第一目标汇编程序指令对应的操作为所述DSP处理器作为主设备读取所述外部从设备中的第三数据。

S32、所述解码模块对读取的所述第三目标汇编程序指令进行解码获得解码后的第四指令。

S33、所述执行模块根据所述第四解码后的指令输出第二读使能控制信号以及第二读地址信息。

S34、所述FIFO模块保存所述第二读使能控制信号以及对应的第二读地址信息。

具体地，该FIFO模块的地址FIFO单元暂存该第二读使能控制信号以及对应的第二读地址信息。

S35、所述主接口模块从所述FIFO模块中读取所述第二读使能控制信号以及对应的第二读地址信息，并根据所述第二读使能控制信号和对应的第二读地址信息生成总线第三控制信号，用于控制所述总线从所述外部从设备中的所述读地址中读取对应的第三数据。

S36、所述主接口模块还接收所述主线发送的所述第三数据，并将所述第三数据发送给所述FIFO模块。

S37、所述FIFO模块保存所述第三数据。

具体地，主接口模块将第三数据发送给读数据FIFO单元保存。

在一具体实施方式中，该方法还包括：

所述取指模块从所述DSP处理器的指令存储器中读取第四目标汇编程序指令，其中，所述第四目标汇编程序指令对应的操作为从所述FIFO模块中读取所述第三数据，所述解码模块对所述第四目标汇编程序指令进行解码获得解码后的第四指令，所述执行模块根据所述第四指令输出第三读使能控制信号，并从所述FIFO模块读取所述第三数据，将所述第三数据保存在所述DSP处理器的通用处理器中。

基于本发明实施例一，本发明实施例五提供一种DSP处理器与外部从设备进行数据交互的方法，如图10所示，其中该方法包括如下步骤：

S41、所述取指模块从所述DSP处理器的指令寄存器中读取第五目标汇编程序指令，其中，所述目标汇编程序指令对应的操作为所述DSP处理器作为主设备，向所述外部设备写入第四数据。

S42、所述解码模块对所述第五目标汇编程序指令进行解码获得解码后的第五指令。

S43、所述执行模块根据所述第五指令输出第二写使能控制信号、第二写地址信息以及所述第四数据。

S44、所述FIFO模块保存所述第二写使能控制信号、所述第二写地址信息以及所述第四数据。

具体地，该FIFO模块的地址FIFO单元暂存第二写使能控制信号、第二写地址信息，该FIFO模块的写数据FIFO单元暂存第四数据。

S45、所述主接口模块从所述FIFO模块中读取所述第二写使能控制信号、所述第二写地址信息以及所述第四数据，并根据所述第二写使能控制信号、第二写地址信息以及所述第四数据生成总线控制信号，用于控制所述总线将所述第四数据写入所述外部从设备的对应的第二写地址处。

具体地，主接口模块从地址FIFO单元中读取第二写使能控制信号、第二写地址信息，并从写数据FIFO单元中读取第四数据。

S46、所述主接口模块还接收所述总线发送的完成所述第四数据写入的反馈信息。

基于本发明实施例一，本发明实施例六提供一种处理系统，该系统包括：微控制单元、总线、至少一外部从设备以及如实施例一所述的DSP处理器，其中所述微控制单元、所述至少一外部从设备以及所述DSP处理器均与所述总线进行通信。

以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。