阅读说明：本技术 一种射频可重构级间匹配电路、功率放大器及芯片 (A kind of RF reconfigurable intervalve matching circuit, power amplifier and chip ) 是由 刘祖华 蓝焕青 张志浩 章国豪 于 2019-08-28 设计创作，主要内容包括：本申请公开了一种射频可重构级间匹配电路、功率放大器及芯片,射频可重构级间匹配电路中的第二变压器和第二寄生电容并联连接,第一开关的第一端与第二变压器的第一端电连接,第二开关和第三开关的第一端均与第二变压器的第二端电连接,第二开关的第二端与匹配电容的第一端电连接,匹配电容的第二端将第二变压器分为第一子变压器和第二子变压器,匹配电容的第二端与第一子变压器和第二子变压器的连接端电连接,第一开关和所述第三开关的第二端均与匹配电容的第二端电连接。通过控制三个开关的开端状态可实现第二子变压器或其对应的任一子变压器与不同电容的组合进行级间匹配,进而可实现多模和多频特性,避免了传统的多个功率放大器导致芯片面积大的问题。(This application discloses a kind of RF reconfigurable intervalve matching circuits, power amplifier and chip, the second transformer and the connection of the second parasitic capacitance in parallel in RF reconfigurable intervalve matching circuit, the first end of first switch is electrically connected with the first end of the second transformer, the first end of second switch and third switch is electrically connected with the second end of the second transformer, the second end of second switch is electrically connected with the first end of matching capacitance, second transformer is divided into the first sub- transformer and the second sub- transformer by the second end of matching capacitance, the second end of matching capacitance is electrically connected with the connecting pin of the first sub- transformer and the second sub- transformer, first switch and the second end of third switch are electrically connected with the second end of matching capacitance.It can realize that the second sub- transformer or its corresponding any sub- transformer carry out interstage matched from the combination of different capacitors by the beginning state of three switches of control, and then can realize multimode and multi-frequency Characteristic, avoid the problem that traditional multiple power amplifiers cause chip area big.)

一种射频可重构级间匹配电路、功率放大器及芯片

技术领域

本申请涉及射频技术领域，具体涉及一种射频可重构级间匹配电路、功率放大器及芯片。

背景技术

蓝牙、无线局域网(WLAN)和超宽带(UWB)等标准广泛被用于无线通信，为了使用户能够使用一部设备完成不同的通信，需要支持多种标准的设备。实现这一目标的一种直接方法是使用许多并行的RF前端。然而为了降低硬件成本，复杂性和功耗，我们期望使用能够进行多标准通信的单个无线电系统。

现有技术中在多模多频的射频(Radio Frequency，RF)系统中，射频功率放大器承担着非常重要的角色。如图1所述，采用并行的射频前端，在射频输入端采用单刀多掷开关连接到不同的射频功率放大器(Power Amplifier，PA)。按照需求选择PA，这种方法可以实现同款芯片支持不同的通信模式，但是由于同时放入了几款PA模块，导致芯片的面积很大，不利于射频芯片的集成化。

发明内容

本申请为了解决上述技术问题，提出了如下技术方案：

第一方面，本申请实施例提供了一种射频可重构级间匹配电路，包括：第一子电路和第二子电路，所述第一子电路包括第一变压器和第一寄生电容，所述第一变压器和所述第一寄生电容并联连接；所述第二子电路包括第二变压器、第二寄生电容、第一开关、第二开关、第三开关和匹配电容，所述第二变压器和所述第二寄生电容并联连接，所述第一开关的第一端与所述第二变压器的第一端电连接，所述第二开关和所述第三开关的第一端均与所述第二变压器的第二端电连接，所述第二开关的第二端与所述匹配电容的第一端电连接，所述匹配电容的第二端将所述第二变压器分为第一子变压器和第二子变压器，所述匹配电容的第二端与所述第一子变压器和所述第二子变压器的连接端电连接，所述第一开关和所述第三开关的第二端均与所述匹配电容的第二端电连接。

采用上述实现方式，通过控制三个开关的开端状态可实现第二子变压器或其对应的任一子变压器与不同电容的组合进行级间匹配，进而可实现多模和多频特性，避免了传统的多个功率放大器导致芯片面积大的问题。

结合第一方面，在第一方面第一种可能的实现方式中，所述第一子变压器和所述第二子变压器的电感不同。

结合第一方面，在第一方面第二种可能的实现方式中，所述第一开关为第一MOS管，所述第一MOS管的漏极与所述第二变压器的第一端电连接，所述第一MOS管的源极与所述匹配电容的第二端电连接。

结合第一方面第二种可能的实现方式，在第一方面第三种可能的实现方式中，所述第二开关为第二MOS管，所述第二MOS管的漏极与所述匹配电容的第一端电连接，所述第二MOS管的源极与所述第二变压器第二端电连接。

结合第一方面第三种可能的实现方式，在第一方面第四种可能的实现方式中，述第三开关为第三MOS管，所述第三MOS管的漏极与所述匹配电容的第二端电连接，所述第三MOS管的源极与所述第二变压器第二端电连接。

结合第一方面，在第一方面第五种可能的实现方式中，不同开关组合开通或断开确定不同的级间匹配。

第二方面，本申请实施例提供了一种功率放大器，包括级间匹配模块、信号输入模块和信号输出模块，所述级间匹配模块分别与所述信号输入模块和所述信号输出模块电连接，所述级间匹配模块包括第一方面及第一方面任一实现方式的射频可重构级间匹配电路。

采用上述实现方式，级间匹配模块采用了可实现多模和多频特性的射频可重构级间匹配电路，使得一个功率放大器可以实现多个不同功率放大器的作用。

结合第二方面，在第二方面第一种可能的实现方式中，所述信号输入模块包括输入匹配单元和第四MOS管，所述输入匹配单元分别与所述功率放大器的信号输入端和所述第四MOS管的栅极电连接，所述第四MOS管的源极接地，所述第四MOS管的漏极分别与第一电源和第一变压器的第一端电连接。

结合第二方面第一种可能的实现方式，在第二方面第二种可能的实现方式中，所述信号输出模块包括输出匹配单元、第五MOS管和接地电感，所述输出匹配单元的第一端与所述功率放大器的信号输出端电连接，所述输出匹配单元的第二端分别与第二电源和所述第五MOS管的漏极电连接，所述第五MOS管的栅极分别与所述第一变压器的第二端和第三寄生电容的第一端电连接，所述第三寄生电容的第二端分别与所述接地电感的第一端和所述第五MOS管的源极电连接，所述接地电感的第二端接地。

第三方面，本申请实施例提供了一种芯片，所述芯片内部封装设置有第二方面或第二方面任一可能实现方式的功率放大器。

采用上述实现方式，由于芯片内部的功率放大器可以实现多模和多频特性的射频，因此使得芯片内部只需设置一个功率放大器即可实现支持不同的通信模式，而无需牺牲芯片的面积设置多个功率放大器。

附图说明

图1为传统的多模多频的RF系统结构示意图；

图2为本申请实施例提供的一种射频可重构级间匹配电路的结构示意图；

图3为本申请实施例提供的一种射频可重构级间匹配电路的结构示意图示意图；

图4为本申请实施例提供的一种功率放大器的框架示意图；

图5为本申请实施例提供的一种功率放大器的结构示意图

图6为本申请实施例提供的一种芯片的示意图；

图1-6中，符号表示为：

PA-功率放大器，RFin-信号输入端，RFout-信号输出端，Lg-第一变压器，Ls-第二变压器，Ls1-第一子变压器，Ls2-第二子变压器，C1-第一寄生电容，C2-第二寄生电容，Cs-匹配电容，Csg-第三寄生电容，SW1-第一开关，SW2-第二开关，SW3-第三开关，Vgs1-第一MOS管，Vgs2-第二MOS管，Vgs3-第三MOS管，Q1-第四MOS管，Q0-第五MOS管，L1-接地电感，Vcc1-第一电源，Vcc2-第二电源。

具体实施方式

下面结合附图与具体实施方式对本方案进行阐述。

图2为本申请实施例提供的一种射频可重构级间匹配电路，参见如2，本申请实施例中的射频可重构级间匹配电路分为两部分，第一子电路和第二子电路。

其中，第一子电路包括第一变压器Lg和第一寄生电容C1，所述第一变压器Lg和所述第一寄生电容C1并联连接。所述第二子电路包括第二变压器Ls、第二寄生电容C2、第一开关SW1、第二开关SW2、第三开关SW3和匹配电容Cs。

所述第二变压器Ls和所述第二寄生电容C2并联连接，所述第一开关SW1的第一端与所述第二变压器Ls的第一端电连接，所述第二开关SW2和所述第三开关SW3的第一端均与所述第二变压器Ls的第二端电连接，所述第二开关SW2的第二端与所述匹配电容Cs的第一端电连接，所述匹配电容Cs的第二端将所述第二变压器Ls分为第一子变压器Ls1和第二子变压器Ls2，所述匹配电容Cs的第二端与所述第一子变压器Ls1和所述第二子变压器Ls2的连接端电连接，所述第一开关SW1和所述第三开关SW3的第二端均与所述匹配电容Cs的第二端电连接。需要指出的是本实施例中所述第一子变压器Ls1和所述第二子变压器Ls2的电感不同，以满足级间匹配实现多模多频。采用不同的开关组合开通或断开确定不同的级间匹配。

具体地，当开关SW1、SW2断开，SW3闭合时，Ls＝Ls1，此时变压器是Ls1与C2参与级间匹配。当开关SW1、SW2闭合，SW3断开时，Ls＝Ls2，此时变压器是Ls2与Cs+C2参与匹配。当开关SW1闭合，SW2、SW3断开时，Ls＝Ls2，此时变压器是Ls2与C2参与匹配。当开关SW1、SW2、SW3断开时，Ls＝Ls1+Ls2，此时变压器是Ls与C2参与匹配。当开关SW1、SW3断开，SW2闭合时，Ls＝Ls1+Ls2，此时变压器是Ls与Cs+C2参与匹配。以上便为级间匹配的5种模式，可根据具体的需求进行仿真调试。

参见如3，本实施例中的开关可采用MOS管实现，具体的所述第一开关SW1为第一MOS管Vgs1，所述第一MOS管Vgs1的漏极与所述第二变压器Ls的第一端电连接，所述第一MOS管Vgs1的源极与所述匹配电容Cs的第二端电连接。所述第二开关SW2为第二MOS管Vgs2，所述第二MOS管Vgs2的漏极与所述匹配电容Cs的第一端电连接，所述第二MOS管Vgs2的源极与所述第二变压器Ls第二端电连接。述第三开关SW3为第三MOS管Vgs3，所述第三MOS管Vgs3的漏极与所述匹配电容Cs的第二端电连接，所述第三MOS管Vgs3的源极与所述第二变压器Ls第二端电连接。

当第一MOS管Vgs1为高电平的时候，第一MOS管Vgs1为开关导通状态，当第一MOS管Vgs1为低电平的时候，第一MOS管Vgs1为关断状态。第二MOS管Vgs2和第三MOS管Vgs3同理，因此通过控制MOS管的高低电平从而实现开关的开断。

由上述实施例可知，本实施例提供了一种射频可重构级间匹配电路，包括：第一子电路和第二子电路，所述第一子电路包括第一变压器Lg和第一寄生电容C1，所述第一变压器Lg和所述第一寄生电容C1并联连接；所述第二子电路包括第二变压器Ls、第二寄生电容C2、第一开关SW1、第二开关SW2、第三开关SW3和匹配电容Cs，所述第二变压器Ls和所述第二寄生电容C2并联连接，所述第一开关SW1的第一端与所述第二变压器Ls的第一端电连接，所述第二开关SW2和所述第三开关SW3的第一端均与所述第二变压器Ls的第二端电连接，所述第二开关SW2的第二端与所述匹配电容Cs的第一端电连接，所述匹配电容Cs的第二端将所述第二变压器Ls分为第一子变压器Ls1和第二子变压器Ls2，所述匹配电容Cs的第二端与所述第一子变压器Ls1和所述第二子变压器Ls2的连接端电连接，所述第一开关SW1和所述第三开关SW3的第二端均与所述匹配电容Cs的第二端电连接。通过控制三个开关的开端状态可实现第二子变压器Ls2或其对应的任一子变压器与不同电容的组合进行级间匹配，进而可实现多模和多频特性，避免了传统的多个功率放大器导致芯片面积大的问题。

与上述实施例提供的一种射频可重构级间匹配电路相对应，本申请还提供了一种功率放大器。参见图4，功率放大器包括：级间匹配模块、信号输入模块和信号输出模块，所述级间匹配模块分别与所述信号输入模块和所述信号输出模块电连接，所述级间匹配模块包括上述实施例提供的射频可重构级间匹配电路。

参见图5，本实施例提供的功率放大器中的信号输入模块包括输入匹配单元和第四MOS管Q1，所述输入匹配单元分别与所述功率放大器的信号输入端RFin和所述第四MOS管Q1的栅极电连接，所述第四MOS管Q1的源极接地，所述第四MOS管Q1的漏极分别与第一电源Vcc1和第一变压器Lg的第一端电连接。

所述信号输出模块包括输出匹配单元、第五MOS管Q0和接地电感L1，所述输出匹配单元的第一端与所述功率放大器的信号输出端RFout电连接，所述输出匹配单元的第二端分别与第二电源Vcc2和所述第五MOS管Q0的漏极电连接，所述第五MOS管Q0的栅极分别与所述第一变压器Lg的第二端和第三寄生电容Csg的第一端电连接，所述第三寄生电容Csg的第二端分别与所述接地电感L1的第一端和所述第五MOS管Q0的源极电连接，所述接地电感L1的第二端接地。

当第一开关SW1、第二开关SW2和第三开关SW3均断开时，第二变压器Ls的电感＝第一子变压器Ls1电感+第二子变压器Ls2电感，从第四MOS管Q1的漏级向右看的阻抗Zin如下公式： 式中ω为角频率，g_m为晶体管的跨导，L₁为接地电感的电感值，C_gs为第三寄生电容的电容值，L_g为第一变压器的电感值，L_s为第二变压器的电感值，C₁为第一寄生电容的电容值，C₂为第二寄生电容的电容值，K为为电感的耦合系数。

其中M＝K变压器主线圈和次线圈的谐振频率分别在

本实施例提供的功率放大器中的级间匹配模块采用了可实现多模和多频特性的射频可重构级间匹配电路，使得一个功率放大器可以实现多个不同功率放大器的作用。

本申请实施例还提供了一种芯片，参见图6，本实施例提供的芯片内部封装设置有上述实施例提供的功率放大器。由于芯片内部的功率放大器可以实现多模和多频特性的射频，因此使得芯片内部只需设置一个功率放大器即可实现支持不同的通信模式，而无需牺牲芯片的面积设置多个功率放大器。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

当然，上述说明也并不仅限于上述举例，本申请未经描述的技术特征可以通过或采用现有技术实现，在此不再赘述；以上实施例及附图仅用于说明本申请的技术方案并非是对本申请的限制，如来替代，本申请仅结合并参照优选的实施方式进行了详细说明，本领域的普通技术人员应当理解，本技术领域的普通技术人员在本申请的实质范围内所做出的变化、改型、添加或替换都不脱离本申请的宗旨，也应属于本申请的权利要求保护范围。