阅读说明：本技术 用于减少电源变换器的电源损耗的系统和方法 (System and method for reducing the loss of power of supply convertor ) 是由 刘拓夫 翟向坤 方烈义 于 2019-08-29 设计创作，主要内容包括：本公开涉及用于减少电源变换器的电源损耗的系统和方法。用于电源变换器的控制器和方法。例如,用于电源变换器的控制器包括：第一端子,被配置为接收第一端子电压；第二端子,被配置为接收第二端子电压；比较器,被配置为接收第一阈值电压和第二端子电压并且至少部分地基于第一阈值电压和第二端子电压来生成比较信号；和开关,被配置为接收第一端子电压和比较信号,该开关还被配置为在比较信号处于第一逻辑电平时被闭合以允许电流通过开关流出第二端子；其中,比较器还被配置为：在第一端子电压小于第二阈值电压时,接收第一参考电压作为第一阈值电压。(This disclosure relates to the system and method for the loss of power for reducing supply convertor.Controller and method for supply convertor.For example, the controller for supply convertor includes: first terminal, it is configured as receiving first terminal voltage；Second terminal is configured as receiving Second terminal voltage；Comparator is configured as receiving first threshold voltage and Second terminal voltage and is based at least partially on first threshold voltage and Second terminal voltage to generate comparison signal；And switch, it is configured as receiving first terminal voltage and comparison signal, which is additionally configured to be closed when comparison signal is in the first logic level to allow electric current to pass through switch outflow Second terminal；Wherein, comparator is also configured to receive the first reference voltage as first threshold voltage when first terminal voltage is less than second threshold voltage.)

用于减少电源变换器的电源损耗的系统和方法

技术领域

本发明的某些实施例涉及集成电路。更具体地，本发明的一些实施例提供了用于减少电源变换器的电源损耗的系统和方法。

背景技术

电源变换器广泛用于消费电子产品(例如，便携式设备)。电源变换器可以将电力从一种形式转换为另一种形式。作为示例，电力从交流(AC)转换为直流(DC)、从DC转换为AC、从AC转换为AC、或从DC转换为DC。另外，电源变换器可以将电力从一个电压转换为另一电压。电源变换器包括线性变换器和开关模式变换器。

许多传统的电源变换器包括电源管理芯片。一些电源管理芯片采用低压供电，一些电源管理芯片采用高压供电。采用高压供电的电源管理芯片通常不需要使用额外的启动和供电器件；因此，这些电源管理芯片通常可以降低电源变换器的成本和体积。

图1是示出传统AC-DC电源变换器的简化图。电源变换器100包括：二极管102、104、106、108和134；电容器110、132和136；电阻器114；控制器120；电感器138；和开关160。控制器120(例如，芯片)包括端子122、124、126、128和130(例如，引脚)。另外，控制器120(例如，芯片)包括电压控制模块140(例如，VDD控制模块)、欠压锁定模块142(例如，UVLO模块)、去磁检测模块144、恒定电流和/或恒定电压调节模块146(例如，CC/CV调节模块)、电流感测模块148、保护模块150、调制控制模块152和驱动器154。此外，电容器136包括端子116和118。例如，电源变换器100是AC-DC降压变换器。

在一些示例中，开关160是晶体管。在某些示例中，调制控制模块152是脉冲宽度调制(PWM)控制模块。根据一些实施例，电源变换器100向负载190提供输出电流和/或输出电压。根据某些实施例，电容器136是包括阳极端子116和阴极端子118的极化电容器，并且阳极端子116连接到端子128。

如图1所示，电容器132通过端子130向控制器120提供电压166(例如，V_DD)，并且控制器120还在端子128处接收电压162。电容器110提供电压112(例如，V_IN)，其等于电压162，并且极化电容器136的阳极端子116也被偏置在电压162。

图2是示出另一传统AC-DC电源变换器的简化图。电源变换器200包括：二极管202、204、206、208和234；电容器210、232和236；电阻器214；控制器220；电感器238；和开关260。控制器220(例如，芯片)包括端子222、224、226、228和230(例如，引脚)。另外，控制器220(例如，芯片)包括电压控制模块240(例如，VDD控制模块)、欠压锁定模块242(例如，UVLO模块)、退磁检测模块244、恒定电流和/或恒定电压调节模块246(例如，CC/CV调节模块)、电流感测模块248、保护模块250、调制控制模块252和驱动器254。此外，电容器236包括端子216和218。例如，电源变换器200是AC-DC升降压变换器。

在一些示例中，开关260是晶体管。在某些示例中，调制控制模块252是脉冲宽度调制(PWM)控制模块。根据一些实施例，电源变换器200向负载290提供输出电流和/或输出电压。根据某些实施例，电容器236是包括阳极端子216和阴极端子218的极化电容器，并且阳极端子216连接到端子228。

如图2所示，电容器232通过端子230向控制器220提供电压266(例如，V_DD)，并且控制器220还在端子228处接收电压262。电容器210提供电压212(例如，V_IN)，并且极化电容器236的阳极端子216被偏置在电压262。

图3是示出传统AC-DC电源变换器的至少某些模块的简化图。电源变换器300的某些模块包括：二极管302、304、306和308；电容器310和332；以及控制器320。控制器320(例如，芯片)的某些模块包括端子326、328和330(例如，引脚)和电压控制模块340(例如，VDD控制模块)。如图3所示，电压控制模块340包括结型栅极场效应晶体管(JFET)380、二极管382和比较器384。在某些示例中，电源变换器300是电源变换器100，其例如是AC-DC降压变换器。在一些示例中，电源变换器300是电源变换器200，其例如是AC-DC升降压变换器。

如图3所示，JFET 380包括漏极端子390、源极端子392和栅极端子394，并且比较器384包括输入端子370和372以及输出端子374。电容器332通过端子330向控制器320提供电压366(例如，V_DD)，并且控制器320还在端子328处接收电压362(例如，V_HV)。另外，电容器310提供电压312(例如，V_IN)。

根据一些实施例，电源变换器300与电源变换器100相同。在一些示例中，二极管302、304、306和308分别与二极管102、104、106和108相同，电容器310和332分别与电容器110和132相同，并且控制器320与控制器120相同。在某些示例中，端子326、328和330分别与端子126、128和130相同，并且电压控制模块340与电压控制模块140相同。在一些示例中，电压366(例如，V_DD)与电压166(例如，V_DD)相同，电压362与电压162相同，并且电压312(例如，V_IN)与电压112(例如，V_IN)相同。

根据某些实施例，电源变换器300与电源变换器200相同。在一些示例中，二极管302、304、306和308分别与二极管202、204、206和208相同，电容器310和332分别与电容器210和232相同，并且控制器320与控制器220相同。在某些示例中，端子326、328和330分别与端子226、228和230相同，并且电压控制模块340与电压控制模块240相同。在一些示例中，电压366(例如，V_DD)与电压266(例如，V_DD)相同，电压362与电压262相同，并且电压312(例如，V_IN)与电压212(例如，V_IN)相同。

如图3所示，比较器384在端子370处接收电压364(例如，V_REF)并且在端子372处接收电压366(例如，V_DD)，并且在端子374处输出信号368。电压366(例如，V_DD)由电容器332通过端子330提供，并且信号368被JFET 380的栅极端子394接收。电压控制模块340被配置为保持电压366(例如，V_DD)稳定在电压364(例如，V_REF)附近。

如果电压366(例如，V_DD)低于电压364(例如，V_REF)，则信号368处于逻辑高电平并且JFET 380被信号368导通。当JFET 380被导通时，电流396(例如，I_JFET)大于零，并且电流396流过JFET 380、二极管382和端子330，并且对电容器332进行充电以升高电压366(例如，V_DD)。如果电压366(例如，V_DD)高于电压364(例如，V_REF)，则信号368处于逻辑低电平并且JFET 380被信号368断开。当JFET 380被断开时，电流396(例如，I_JFET)等于零，并且电流396不对电容器332进行充电。

如图1、图2和图3所示，采用高压供电的电源管理芯片通常可以降低电源变换器的成本和体积，但它们通常也会降低电源变换器的系统效率。因此，急需改进采用高压供电的电源管理芯片的技术。

发明内容

本发明的某些实施例涉及集成电路。更具体地，本发明的一些实施例提供了用于减少电源变换器的电源损耗的系统和方法。仅通过示例的方式，本发明的一些实施例已经应用于具有高压供电的电源变换器。但是应该认识到，本发明具有更广泛的适用范围。

根据某些实施例，一种用于电源变换器的控制器包括：第一端子，被配置为接收第一端子电压；第二端子，被配置为接收第二端子电压；比较器，被配置为接收第一阈值电压和第二端子电压，并且至少部分地基于第一阈值电压和第二端子电压来生成比较信号；以及开关，被配置为接收第一端子电压和比较信号，该开关还被配置为在比较信号处于第一逻辑电平时被闭合以允许电流通过开关流出第二端子；其中，比较器还被配置为：在第一端子电压小于第二阈值电压时，接收第一参考电压作为第一阈值电压；以及在第一端子电压大于第二阈值电压时，接收第二参考电压作为第一阈值电压；其中，第一参考电压大于第二参考电压；其中，比较器还被配置为：在第一阈值电压大于第二端子电压时，生成处于第一逻辑电平的比较信号；以及在第一阈值电压小于第二端子电压时，生成处于第二逻辑电平的比较信号；其中，第二逻辑电平不同于第一逻辑电平。

根据一些实施例，一种用于电源变换器的控制器包括：第一端子，被配置为接收第一端子电压；第二端子，被配置为接收第二端子电压；第一比较器，被配置为接收第一阈值电压和比较器输入电压并且至少部分地基于第一阈值电压和比较器输入电压来生成第一比较信号，第一比较器还被配置为在第一阈值电压大于比较器输入电压时生成处于第一逻辑电平的第一比较信号，并且在第一阈值电压小于比较器输入电压时生成处于第二逻辑电平的第一比较信号，第二逻辑电平不同于第一逻辑电平；第一开关，被配置为接收第一比较信号并且输出第二阈值电压，该开关还被配置为在第一比较信号处于第一逻辑电平时输出第一参考电压作为第二阈值电压，并且在第一比较信号处于第二逻辑电平时输出第二参考电压作为第二阈值电压，第二参考电压不同于第一参考电压；第二比较器，被配置为接收第二阈值电压和第二端子电压，并且至少部分地基于第二阈值电压和第二端子电压来生成第二比较信号，第二比较器还被配置为在第二阈值电压大于第二端子电压时生成处于第三逻辑电平的第二比较信号，并且在第二阈值电压小于第二端子电压时生成处于第四逻辑电平的第二比较信号，第四逻辑电平不同于第三逻辑电平；以及第二开关，被配置为接收第一端子电压和第二比较信号，第二开关还被配置为在第二比较信号处于第三逻辑电平时被闭合以允许电流通过第二开关流出第二端子；其中，比较器输入电压与第一端子电压相关联。

根据某些实施例，一种用于电源变换器的方法包括：接收第一端子电压；接收第二端子电压；接收第二端子电压和第一阈值电压；至少部分地基于第二端子电压和第一阈值电压来生成比较信号；接收第一端子电压和比较信号；以及在比较信号处于第一逻辑电平时，闭合开关以允许电流流过开关；其中，接收第二端子电压和第一阈值电压包括：在第一端子电压小于第二阈值电压时，接收第一参考电压作为第一阈值电压；以及在第一端子电压大于第二阈值电压时，接收第二参考电压作为第一阈值电压；其中，第一参考电压大于第二参考电压；其中，至少部分地基于第二端子电压和第一阈值电压来生成比较信号包括：在第一阈值电压大于第二端子电压时，生成处于第一逻辑电平的比较信号；以及在第一阈值电压小于第二端子电压时，生成处于第二逻辑电平的比较信号；其中，第二逻辑电平不同于第一逻辑电平。

根据一些实施例，一种用于电源变换器的方法包括：接收第一端子电压；接收第二端子电压；接收第一阈值电压和比较器输入电压；以及至少部分地基于第一阈值电压和比较器输入电压来生成第一比较信号。例如，至少部分地基于第一阈值电压和比较器输入电压来生成第一比较信号包括：在第一阈值电压大于比较器输入电压时，生成处于第一逻辑电平的第一比较信号；并且在第一阈值电压小于比较器输入电压时，生成处于第二逻辑电平的第一比较信号，第二逻辑电平不同于第一逻辑电平。在一些示例中，该方法还包括：接收第一比较信号；并且至少部分地基于第一比较信号来输出第二阈值电压。例如，至少部分地基于第一比较信号来输出第二阈值电压包括：在第一比较信号处于第一逻辑电平时，输出第一参考电压作为第二阈值电压；并且在第一比较信号处于第二逻辑电平时，输出第二参考电压作为第二阈值电压，第二参考电压不同于第一参考电压。在某些示例中，该方法还包括：接收第二阈值电压和第二端子电压；并且至少部分地基于第二阈值电压和第二端子电压来生成第二比较信号。例如，至少部分地基于第二阈值电压和第二端子电压来生成第二比较信号包括：在第二阈值电压大于第二端子电压时，生成处于第三逻辑电平的第二比较信号；并且在第二阈值电压小于第二端子电压时，生成处于第四逻辑电平的第二比较信号，第四逻辑电平不同于第三逻辑电平。在一些示例中，该方法还包括：接收第一端子电压和第二比较信号；并且在第二比较信号处于第三逻辑电平时，闭合开关以允许电流流过开关。例如，比较器输入电压与第一端子电压相关联。

根据实施例，可以实现一个或多个益处。参考下面的详细描述和附图，可以充分理解本发明的这些益处和各种附加目的、特征和优点。

附图说明

图1是示出传统AC-DC电源变换器的简化图。

图2是示出另一传统AC-DC电源变换器的简化图。

图3是示出传统AC-DC电源变换器的至少某些模块的简化图。

图4是根据某些实施例的如图3所示的电源变换器的简化时序图。

图5是示出根据本发明的一些实施例的AC-DC电源变换器的简化图。

图6是示出根据本发明的某些实施例的AC-DC电源变换器的简化图。

图7是示出根据本发明的一些实施例的AC-DC电源变换器的至少某些模块的简化图。

图8A是示出根据本发明的某些实施例的AC-DC电源变换器的简化图。

图8B是根据本发明的一些实施例的如图8A所示的电源变换器的简化时序图。

图9A是示出根据本发明的某些实施例的AC-DC电源变换器的简化图。

图9B是根据本发明的一些实施例的如图9A所示的电源变换器的简化时序图。

图10A是示出根据本发明的某些实施例的AC-DC电源变换器的简化图。

图10B是根据本发明的一些实施例的如图10A所示的电源变换器的简化时序图。

图11A是示出根据本发明的某些实施例的AC-DC电源变换器的简化图。

图11B是根据本发明的一些实施例的如图11A所示的电源变换器的简化时序图。

图12是根据本发明的一些实施例的如图7所示的电源变换器的简化时序图。

图13是根据本发明的一些实施例的如图7所示的电源变换器的简化时序图。

图14是根据本发明的某些实施例的如图7所示的电源变换器的简化时序图。

具体实施方式

本发明的某些实施例涉及集成电路。更具体地，本发明的一些实施例提供了用于减少电源变换器的电源损耗的系统和方法。仅通过示例的方式，本发明的一些实施例已经应用于采用高压供电的电源变换器。但是应该认识到，本发明具有更广泛的适用范围。

图4是根据某些实施例的如图3所示的电源变换器300的简化时序图。波形466表示随时间变化的电压366(例如，V_DD)，波形462表示随时间变化的电压362(例如，V_HV)，并且波形496表示随时间变化的电流396(例如，I_JFET)。例如，电源变换器300是电源变换器100，并且电压362(例如，V_HV)等于电压312(例如，V_IN)。

在一些示例中，如波形466所示，电压366(例如，V_DD)被调节在电压364(例如，V_REF)附近。在某些示例中，如波形496所示，电流396(例如，I_JFET)的最大值等于结型栅极场效应晶体管(JFET)380可以提供的最大电流(例如，I_{JFET_MAX})。在一些示例中，电流396(例如，I_JFET)的平均值等于控制器320(例如，芯片)的工作电流(例如，I_IC)。

根据一些实施例，如图4所示，当JFET 380导通时，从漏极端子390到源极端子392的电压降很大。例如，由该电压降引起的电源损耗约为：

其中，P_{HV_Loss}表示由从漏极端子390到源极端子392的电压降引起的电源损耗。另外，V_HV表示电压362，并且I_IC表示控制器320的工作电流，其等于根据某些实施例的电流396的平均值。

在一些实施例中，如等式1所示，如果V_HV增加，则P_{HV_Loss}也增加。例如，由从漏极端子390到源极端子392的电压降引起的电源损耗被转换为热量，这增加了控制器320(例如，芯片)的温度并降低了电源变换器300的系统效率。

图5是示出根据本发明的一些实施例的AC-DC电源变换器的简化图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。电源变换器500包括：二极管502、504、506、508和534；电容器510、532和536；电阻器514；控制器520；电感器538；和开关560。控制器520(例如，芯片)包括端子522、524、526、528和530(例如，引脚)。另外，控制器520(例如，芯片)包括电压控制模块540(例如，VDD控制模块)、欠压锁定模块542(例如，UVLO模块)、退磁检测模块544、恒定电流和/或恒定电压调节模块546(例如，CC/CV调节模块)、电流感测模块548、保护模块550、调制控制模块552和驱动器554。此外，电容器536包括端子516和518。例如，电源变换器500是AC-DC降压变换器。

在一些示例中，开关560是晶体管。在某些示例中，调制控制模块552是脉冲宽度调制(PWM)控制模块。根据一些实施例，电源变换器500向负载590提供输出电流和/或输出电压。根据某些实施例，电容器536是包括阳极端子516和阴极端子518的极化电容器，并且阳极端子516连接到端子528。

如图5所示，根据一些实施例，电容器532通过端子530向控制器520提供电压566(例如，V_DD)，并且控制器520还在端子528处接收电压562(例如，V_HV)。例如，电容器510提供电压512(例如，V_IN)，其等于电压562，并且极化电容器536的阳极端子516也被偏置在电压562处。作为示例，电压控制模块540是根据如图7所示的电压控制模块740来实现的。

图6是示出根据本发明的某些实施例的AC-DC电源变换器的简化图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。电源变换器600包括：二极管602、604、606、608和634；电容器610、632和636；电阻器614；控制器620；电感器638；和开关660。控制器620(例如，芯片)包括端子622、624、626、628和630(例如，引脚)。另外，控制器620(例如，芯片)包括电压控制模块640(例如，VDD控制模块)、欠压锁定模块642(例如，UVLO模块)、退磁检测模块644、恒定电流和/或恒定电压调节模块646(例如，CC/CV调节模块)、电流感测模块648、保护模块650、调制控制模块652和驱动器654。此外，电容器636包括端子616和618。例如，电源变换器600是AC-DC升降压变换器。

在一些示例中，开关660是晶体管。在某些示例中，调制控制模块652是脉冲宽度调制(PWM)控制模块。根据一些实施例，电源变换器600向负载690提供输出电流和/或输出电压。根据某些实施例，电容器636是包括阳极端子616和阴极端子618的极化电容器，并且阳极端子616连接到端子628。

如图6所示，根据一些实施例，电容器632通过端子630向控制器620提供电压666(例如，V_DD)，并且控制器620还在端子628处接收电压662。在一些示例中，电容器610提供电压612(例如，V_IN)，并且极化电容器636的阳极端子616被偏置在电压662处。作为示例，电压控制模块640是根据如图7所示的电压控制模块740来实现的。

图7是示出根据本发明的一些实施例的AC-DC电源变换器的至少某些模块的简化图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。电源变换器700的某些模块包括：二极管702、704、706和708；电容器710和732；和控制器720。控制器720(例如，芯片)的某些模块包括端子726、728和730(例如，引脚)和电压控制模块740(例如，VDD控制模块)。如图7所示，电压控制模块740包括开关776、结型栅极场效应晶体管(JFET)780、二极管782以及比较器784和786。在某些示例中，电源变换器700是电源变换器500，其例如为AC-DC降压变换器。在一些示例中，电源变换器700是电源变换器600，其例如为AC-DC升降压变换器。

如图7所示，根据某些实施例，JFET 780包括漏极端子790、源极端子792和栅极端子794，比较器784包括输入端子770和772以及输出端子774，并且比较器786包括输入端子787和788以及输出端子789。在一些示例中，电容器732通过端子730向控制器720提供电压766(例如，V_DD)，并且控制器720还在端子728处接收电压762(例如，V_HV)。在某些示例中，电容器710提供电压712(例如，V_IN)。

根据一些实施例，电源变换器700与电源变换器500相同。在一些示例中，二极管702、704、706和708分别与二极管502、504、506和508相同，电容器710和732分别与电容器510和532相同，并且控制器720与控制器520相同。在某些示例中，端子726、728和730分别与端子526、528和530相同，并且电压控制模块740与电压控制模块540相同。在一些示例中，电压766(例如，V_DD)与电压566(例如，V_DD)相同，电压762与电压562相同，并且电压712(例如，V_IN)与电压512(例如，V_IN)相同。

根据某些实施例，电源变换器700与电源变换器600相同。在一些示例中，二极管702、704、706和708分别与二极管602、604、606和608相同，电容器710和732分别与电容器610和632相同，并且控制器720与控制器620相同。在某些示例中，端子726、728和730分别与端子626、628和630相同，并且电压控制模块740与电压控制模块640相同。在一些示例中，电压766(例如，V_DD)与电压666(例如，V_DD)相同，电压762与电压662相同，并且电压712(例如，V_IN)与电压612(例如，V_IN)相同。

在一些实施例中，比较器786在输入端子787处接收信号797(例如，V_TH)，在输入端子788处接收信号798(例如，V_REP)，并且在输出端子789处输出信号799。在某些示例中，如果信号797(例如，V_TH)大于信号798(例如，V_REP)，则信号799处于逻辑高电平。在一些示例中，如果信号797(例如，V_TH)小于信号798(例如，V_REP)，则信号799处于逻辑低电平。在某些实施例中，信号799由开关776接收。在一些示例中，如果信号799处于逻辑高电平，则开关776将电压764(例如，V_REF1)连接到比较器784的输入端子770，并且比较器784将电压764(例如，V_REF1)接收到输入端子770。在某些示例中，如果信号799处于逻辑低电平，则开关776将电压765(例如，V_REF2)连接到比较器784的输入端子770，并且比较器784将电压765(例如，V_REF2)接收到输入端子770。在一些示例中，比较器784还在端子772处接收电压766(例如，V_DD)并在端子774处输出信号768。

根据一些实施例，如果信号799处于逻辑高电平，则比较器784在端子770处接收电压764(例如，V_REF1)，在端子772处接收电压766(例如，V_DD)，并且在端子774处输出信号768。例如，如果电压766(例如，V_DD)小于电压764(例如，V_REF1)，则信号768处于逻辑高电平。在另一示例中，如果电压766(例如，V_DD)大于电压764(例如，V_REF1)，则信号768处于逻辑低电平。在某些示例中，电压766(例如，V_DD)由电容器732通过端子730提供，并且信号768由JFET 780的栅极端子794接收。在一些示例中，电压控制模块740被配置为保持电压766(例如，V_DD)在电压764(例如，V_REF1)附近稳定。例如，电压766(例如，V_DD)被调节在电压764(例如，V_REF1)附近。

根据某些实施例，如果信号799处于逻辑低电平，则比较器784在端子770处接收电压765(例如，V_REF2)，在端子772处接收电压766(例如，V_DD)，并且在端子774处输出信号768。例如，如果电压766(例如，V_DD)小于电压765(例如，V_REF2)，则信号768处于逻辑高电平。在另一示例中，如果电压766(例如，V_DD)大于电压765(例如，V_REF2)，则信号768处于逻辑低电平。在某些示例中，电压766(例如，V_DD)由电容器732通过端子730提供，并且信号768由JFET 780的栅极端子794接收。在一些示例中，电压控制模块740被配置为保持电压766(例如，V_DD)稳定在电压765(例如，V_REF2)附近。例如，电压766(例如，V_DD)被调节在电压765(例如，V_REF2)附近。

根据一些实施例，如果信号768处于逻辑高电平，则JFET 780由信号768导通。在一些示例中，当JFET 780导通时，电流796(例如，I_JFET)大于零，并且电流796流过JFET 780、二极管782和端子730，并且对电容器732进行充电以升高电压766(例如，V_DD)。根据某些实施例，如果信号768处于逻辑低电平，则JFET 780由信号768断开。在某些示例中，当JFET 780断开时，电流796(例如，I_JFET)等于零，并且电流796不对电容器732进行充电。

如图7所示，根据某些实施例，生成信号798(例如，V_REP)以表示电压762(例如，V_HV)的大小。在一些实施例中，信号798(例如，V_REP)与电压762(例如，V_HV)成比例(例如，成正比)，并且电压765(例如，V_REF2)小于电压764(例如，V_REF1)。例如，信号798(例如，V_REP)随着电压762(例如，V_HV)的增加而增加，并且随着电压762(例如，V_HV)的减小而减小，并且电压765(例如，V_REF2)小于电压764(例如，V_REF1)。在某些实施例中，电压798(例如，V_REP)与电压762(例如，V_HV)成反比，并且电压765(例如，V_REF2)大于电压764(例如，V_REF1)。例如，信号798(例如，V_REP)随着电压762(例如，V_HV)的减小而增加，并且随着电压762(例如，V_HV)的增加而减小，并且电压765(例如，V_REF2)大于电压764(例如，V_REF1)。

在一些实施例中，信号798(例如，V_REP)由分压器生成，并且与电压762(例如，V_HV)成比例(例如，成正比)，例如，如图8A和/或图8B所示。在某些实施例中，信号798(例如，V_REP)由电流感测电阻器生成，并且与电压762(例如，V_HV)成比例(例如，成正比)，例如，如图9A和/或图9B所示。在一些实施例中，信号798(例如，V_REP)由辅助绕组生成，并且在幅度上与电压762(例如，V_HV)成比例(例如，成正比)，例如，如图10A和/或图10B所示。在某些实施例中，信号798(例如，V_REP)由驱动器生成，并且与电压762(例如，V_HV)成反比，例如，如图11A和/或图11B所示。

图8A是示出根据本发明的某些实施例的AC-DC电源变换器的简化图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。电源变换器800包括：二极管502、504、506、508和534；电容器510、532和536；电阻器514；控制器520；电感器538；和开关560。控制器520(例如，芯片)包括端子522、524、526、528和530(例如，引脚)。另外，控制器520(例如，芯片)包括电压控制模块540(例如，VDD控制模块)、欠压锁定模块542(例如，UVLO模块)、退磁检测模块544、恒定电流和/或恒定电压调节模块546(例如，CC/CV调节模块)、电流感测模块548、保护模块550、调制控制模块552和驱动器554。此外，电容器536包括端子516和518。在某些示例中，电源变换器800与电源变换器500相同，并且电源变换器500与电源变换器700相同。在一些示例中，电压控制模块540与电压控制模块740相同。例如，电源变换器800是AC-DC降压变换器。

如图8A所示，根据一些实施例，电源变换器800还包括电阻器810和820，并且控制器520(例如，芯片)还包括端子830(例如，引脚)。在一些示例中，电阻器810包括端子812和814，并且电阻器820包括端子822和824。在某些示例中，端子812接收电压512(例如，V_IN)，其等于电压562，并且端子814连接到端子822。在一些示例中，端子814和822生成电压898(例如，V_DIV)，其由控制器520在端子830处接收并且由控制器520用于生成信号798(例如，V_REP)。例如，信号798(例如，V_REP)与电压898(例如，V_DIV)相同。

图8B是根据本发明的一些实施例的如图8A所示的电源变换器800的简化时序图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。波形830表示随时间变化的电压562(例如，V_HV)，并且波形840表示随时间变化的电压898(例如，V_DIV)。

在某些实施例中，电压562(例如，V_HV)等于电压512(例如，V_IN)，并且随时间变化，如波形830所示。在一些实施例中，电压898(例如，V_DIV)与电压562(例如，V_HV)成比例(例如，成正比)，并且电压898(例如，V_DIV)随时间变化，如波形840所示，并且电压765(例如，V_REF2)小于电压764(例如，V_REF1)。在一些示例中，电压562(例如，V_HV)与电压762(例如，V_HV)相同。

图9A是示出根据本发明的某些实施例的AC-DC电源变换器的简化图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。电源变换器900包括：二极管502、504、506、508和534；电容器510、532和536；电阻器514；控制器520；电感器538；和开关560。控制器520(例如，芯片)包括端子522、524、526、528和530(例如，引脚)。另外，控制器520(例如，芯片)包括电压控制模块540(例如，VDD控制模块)、欠压锁定模块542(例如，UVLO模块)、退磁检测模块544、恒定电流和/或恒定电压调节模块546(例如，CC/CV调节模块)、电流感测模块548、保护模块550、调制控制模块552和驱动器554。此外，电容器536包括端子516和518。在某些示例中，电源变换器900与电源变换器500相同，并且电源变换器500与电源变换器700相同。在一些示例中，电压控制模块540与电压控制模块740相同。如图9A所示，电阻器514用作电流感测电阻器，其生成电压910(例如，V_CS)。例如，根据一些实施例，电压910(例如，V_CS)由控制器520在端子524处接收，并且由控制器520用于生成信号798(例如，V_REP)。作为示例，电源变换器900是AC-DC降压变换器。

图9B是根据本发明的一些实施例的如图9A所示的电源变换器900的简化时序图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。波形940表示随时间变化的电压562(例如，V_HV)，波形950表示随时间变化的电压910(例如，V_CS)，并且波形960表示随时间变化的电压798(例如，V_REP)。例如，电源变换器900是AC-DC降压变换器，其利用恒定导通时间以准谐振(QR)模式进行工作。

在某些实施例中，电压562(例如，V_HV)等于电压512(例如，V_IN)，并且随时间变化，如波形940所示。在一些实施例中，电压910(例如，V_CS)分别达到多个峰值电压，并且多个峰值电压随时间变化，如波形950所示。例如，电压910(例如，V_CS)的多个峰值电压与电压562(例如，V_HV)成比例(例如，成正比)，并且电压765(例如，V_REF2)小于电压764(例如，V_REF1)。在某些实施例中，电压798(例如，V_REP)随时间变化，如波形960所示。例如，波形960是电压910(例如，V_CS)的多个峰值的包络。作为示例，电压798(例如，V_REP)与电压562(例如，V_HV)成比例(例如，成正比)，并且电压765(例如，V_REF2)小于电压764(例如，V_REF1)。例如，电压562(例如，V_HV)与电压762(例如，V_HV)相同。

图10A是示出根据本发明的某些实施例的AC-DC电源变换器的简化图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。电源变换器1000包括：二极管502、504、506、508和534；电容器510、532和536；电阻器514；控制器520；电感器538；和开关560。控制器520(例如，芯片)包括端子522、524、526、528和530(例如，引脚)。另外，控制器520(例如，芯片)包括电压控制模块540(例如，V_DD控制模块)、欠压锁定模块542(例如，UVLO模块)、退磁检测模块544、恒定电流和/或恒定电压调节模块546(例如，CC/CV调节模块)、电流感测模块548、保护模块550、调制控制模块552和驱动器554。此外，电容器536包括端子516和518。在某些示例中，电源变换器1000与电源变换器500相同，并且电源变换器500与电源变换器700相同。在一些示例中，电压控制模块540与电压控制模块740相同。例如，电源变换器1000是AC-DC降压变换器。

如图10A所示，根据一些实施例，电源变换器1000还包括电感器1010以及电阻器1020和1026，并且控制器520(例如，芯片)还包括端子1030(例如，引脚)。在某些示例中，电感器1010用作耦合到电感器538的辅助绕组。例如，辅助绕组(例如，电感器1010)生成电压1012。在一些示例中，电阻器1020和1026是分压器的部分，其连接到电感器1010。例如，分压器包括电阻器1020和1026，并且分压器生成电压1098(例如，V_FB)与电压1012成比例(例如，成正比)。在某些示例中，电压1098(例如，V_FB)由控制器520在端子1030处接收，并且由控制器520用于生成信号798(例如，V_REP)。

图10B是根据本发明的一些实施例的如图10所示的电源变换器1000的简化时序图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。波形1040表示随时间变化的电压562(例如，V_HV)，波形1050表示随时间变化的电压1098(例如，V_FB)，并且波形1060表示随时间变化的电压798(例如，V_REP)。

在某些实施例中，电压562(例如，V_HV)等于电压512(例如，V_IN)，并且随时间变化，如波形1040所示。在一些实施例中，电压1098(例如，V_FB)分别到达多个谷值电压，并且多个谷值电压随时间变化，如波形1050所示。例如，电压1098(例如，V_FB)的多个谷值电压的幅度与电压562(例如，V_HV)成比例(例如，成正比)，并且电压765(例如，V_REF2)小于电压764(例如，V_REF1)。在某些实施例中，电压798(例如，V_REP)随时间变化，如波形1060所示。例如，波形1060是电压1098(例如，V_FB)的多个谷值的包络。作为示例，电压798(例如，V_REP)在幅度上与电压562(例如，V_HV)成比例(例如，成正比)，并且电压765(例如，V_REF2)小于电压764(例如，V_REF1)。例如，电压562(例如，V_HV)与电压762(例如，V_HV)相同。

图11A是示出根据本发明的某些实施例的AC-DC电源变换器的简化图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。电源变换器1100包括：二极管502、504、506、508和534；电容器510、532和536；电阻器514；控制器520；电感器538；和开关560。控制器520(例如，芯片)包括端子522、524、526、528和530(例如，引脚)。另外，控制器520(例如，芯片)包括电压控制模块540(例如，VDD控制模块)、欠压锁定模块542(例如，UVLO模块)、退磁检测模块544、恒定电流和/或恒定电压调节模块546(例如，CC/CV调节模块)、电流感测模块548、保护模块550、调制控制模块552和驱动器554。此外，电容器536包括端子516和518。在某些示例中，电源变换器1100与电源变换器500相同，并且电源变换器500与电源变换器700相同。在一些示例中，电压控制模块540与电压控制模块740相同。如图11A所示，根据一些实施例，驱动器554生成驱动信号1120(例如，V_GATE)。在一些示例中，驱动信号1120(例如，V_GATE)通过端子522被发送到开关560。在某些示例中，控制器520使用驱动信号1120(例如，V_GATE)来生成信号798(例如，V_REP)。例如，电源变换器1100是AC-DC降压变换器。

图11B是根据本发明的一些实施例的如图11A所示的电源变换器1100的简化时序图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。波形1140表示随时间变化的电压562(例如，V_HV)，波形1150表示随时间变化的电压1120(例如，V_GATE)，并且波形1160表示随时间变化的电压798(例如，V_REP)。例如，电源变换器1100是AC-DC降压变换器，其以准谐振(QR)模式进行工作。

在某些实施例中，电压562(例如，V_HV)等于电压512(例如，V_IN)，并且随时间变化，如波形1140所示。在一些实施例中，电压1120(例如，V_GATE)在处于逻辑高电平和处于逻辑低电平之间变化，并且电压1120(例如，V_GATE)的占空比随时间变化，如波形1150所示。在某些实施例中，电压798(例如，V_REP)随时间变化，如波形1160所示。在一些示例中，同时电压798(例如，V_REP)与电压1120(例如，V_GATE)的占空比成比例(例如，成正比)。在某些示例中，电压798(例如，V_REP)与电压562(例如，V_HV)成反比，并且电压765(例如，V_REF2)大于电压764(例如，V_REF1)。在一些示例中，电压562(例如，V_HV)与电压762(例如，V_HV)相同。

图12是根据本发明的一些实施例的如图7所示的电源变换器700的简化时序图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。波形1210表示随时间变化的电压766(例如，V_DD)，波形1220表示随时间变化的信号798(例如，V_REP)，并且波形1230表示随时间变化的电流796(例如，I_JFET)。例如，电源变换器700是AC-DC降压变换器，其利用恒定导通时间以准谐振(QR)模式进行工作，并且信号798(例如，V_REP)与电压762(例如，V_HV)成比例(例如，成正比)。

根据某些实施例，在时间t₁处，信号798(例如，V_REP)变得大于信号797(例如，V_TH)，如波形1220所示。在一些示例中，在时间t₁处，由比较器784在端子770处接收的电压从电压764(例如，V_REF1)变为电压765(例如，V_REF2)。在某些示例中，在时间t₁处，电压766(例如，V_DD)变得大于由比较器784在端子770处接收的电压(例如，V_REF2)，信号768从逻辑高电平变为逻辑低电平，并且JFET 780被处于逻辑低电平的信号768变为断开。在一些示例中，在时间t₁处，如波形1230所示，电流796(例如，I_JFET)从结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})变为零，并且电流796不对电容器732进行充电。

根据一些实施例，从时间t₁到时间t₂，信号798(例如，V_REP)保持大于信号797(例如，V_TH)，如波形1220所示。在一些示例中，从时间t₁到时间t₂，由比较器784在端子770处接收的电压保持为电压765(例如，V_REF2)。在某些示例中，从时间t₁到时间t₂，电压766(例如，V_DD)保持大于由比较器784在端子770处接收的电压(例如，V_REF2)，信号768保持在逻辑低电平，并且JFET 780保持断开。在一些示例中，从时间t₁到时间t₂，电流796(例如，I_JFET)保持等于零，如波形1230所示，并且电流796不对电容器732进行充电。在一些示例中，从时间t₁到时间t₂，电压766(例如，V_DD)保持大于由比较器784在端子770处接收的电压(例如，V_REF2)，电压766(例如，V_DD)随时间减小，如波形1210所示。在某些示例中，从时间t₁到时间t₂，电流796(例如，I_JFET)保持等于零，并且由于控制器720(例如，芯片)的工作电流(例如，I_IC)，所以电压766(例如，V_DD)随时间减小。

根据某些实施例，在时间t₂处，信号798(例如，V_REP)保持大于信号797(例如，V_TH)，如波形1220所示。在一些示例中，在时间t₂处，由比较器784在端子770处接收的电压保持为电压765(例如，V_REF2)。在某些示例中，在时间t₂处，电压766(例如，V_DD)变得小于由比较器784在端子770处接收的电压(例如，V_REF2)，信号768从逻辑低电平变为逻辑高电平，并且JFET 780被处于逻辑高电平的信号768变为导通。在一些示例中，在时间t₂处，如波形1230所示，电流796(例如，I_JFET)从零变为结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})，并且电流796对电容器732进行充电。

根据一些实施例，从时间t₂到时间t₃，信号798(例如，V_REP)保持大于信号797(例如，V_TH)，如波形1220所示。在一些示例中，从时间t₂到时间t₃，由比较器784在端子770处接收的电压保持为电压765(例如，V_REF2)。在某些示例中，从时间t₂到时间t₃，电压766(例如，V_DD)被调节在电压765(例如，V_REF2)附近，如波形1210所示，信号768在处于逻辑高电平和处于逻辑低电平之间变化，并且JFET 780在导通和断开之间变化。在一些示例中，从时间t₂到时间t₃，电流796(例如，I_JFET)在等于结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})之间和等于零之间变化，如波形1230所示。在某些示例中，从时间t₂到时间t₃，电流796在对电容器732进行充电和不对电容器732进行充电之间变化。

根据某些实施例，在时间t₃处，信号798(例如，V_REP)变得小于信号797(例如，V_TH)，如波形1220所示。在一些示例中，在时间t₃处，由比较器784在端子770处接收的电压从电压765(例如，V_REF2)变为电压764(例如，V_REF1)。在某些示例中，在时间t₃处，电压766(例如，V_DD)变得小于由比较器784在端子770处接收的电压(例如，V_REF1)，信号768处于逻辑高电平，并且JFET 780被处于逻辑高电平的信号768导通。在一些示例中，在时间t₃处，如波形1230所示，电流796(例如，I_JFET)等于结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})，并且电流796对电容器732进行充电。

根据一些实施例，从时间t₃到时间t₄，信号798(例如，V_REP)保持小于信号797(例如，V_TH)，如波形1220所示。在一些示例中，从时间t₃到时间t₄，由比较器784在端子770处接收的电压保持为电压764(例如，V_REF1)。在某些示例中，从时间t₃到时间t₄，电压766(例如，V_DD)保持小于由比较器784在端子770处接收的电压(例如，V_REF1)，信号768保持在逻辑高电平，并且JFET 780保持导通。在一些示例中，从时间t₃到时间t₄，电流796(例如，I_JFET)保持等于结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})，如波形1230所示，并且电流796对电容器732进行充电。在一些示例中，从时间t₃到时间t₄，电压766(例如，V_DD)保持小于由比较器784在端子770处接收的电压(例如，V_REF1)，电压766(例如，V_DD)随时间增加，如波形1210所示。

根据某些实施例，在时间t₄处，信号798(例如，V_REP)保持小于信号797(例如，V_TH)，如波形1220所示。在一些示例中，在时间t₄处，由比较器784在端子770处接收的电压保持为电压764(例如，V_REF1)。在某些示例中，在时间t₄处，电压766(例如，V_DD)变得大于由比较器784在端子770处接收的电压764(例如，V_REF1)，信号768从逻辑高电平变为逻辑低电平，并且JFET 780被处于逻辑低电平的信号768变为断开。在一些示例中，在时间t₄处，如波形1230所示，电流796(例如，I_JFET)从结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})变为零，并且电流796不对电容器732进行充电。

根据一些实施例，从时间t₄到时间t₅，信号798(例如，V_REP)保持小于信号797(例如，V_TH)，如波形1220所示。在一些示例中，从时间t₄到时间t₅，由比较器784在端子770处接收的电压保持为电压764(例如，V_REF1)。在某些示例中，从时间t₄到时间t₅，电压766(例如，V_DD)被调节在电压764(例如，V_REF1)附近，如波形1210所示，信号768在处于逻辑低电平和处于逻辑高电平之间变化，并且JFET 780在断开和导通之间变化。在一些示例中，从时间t₄到时间t₅，电流796(例如，I_JFET)在等于零和等于结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})之间变化，如波形1230所示。在某些示例中，从时间t₄到时间t₅，电流796在不对电容器732进行充电和对电容器732进行充电之间改变。

根据某些实施例，在时间t₅处，信号798(例如，V_REP)变得大于信号797(例如，V_TH)，如波形1220所示。在一些示例中，在时间t₅处，由比较器784在端子770处接收的电压从电压764(例如，V_REF1)变为电压765(例如，V_REF2)。在某些示例中，在时间t₅处，电压766(例如，V_DD)变得大于由比较器784在端子770处接收的电压(例如，V_REF2)，信号768从逻辑高电平变为逻辑低电平，并且JFET 780被处于逻辑低电平的信号768变为断开。在一些示例中，在时间t₅处，如波形1230所示，电流796(例如，I_JFET)从结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})变为零，并且电流796不对电容器732进行充电。

如图12所示，根据某些实施例，电流796(例如，I_JFET)的平均值等于控制器720的工作电流(例如，I_IC)，如波形1230所示。

如上所述并在此进一步强调，图12仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。例如，可以通过以下方式来改变波形1210、1220和1230：改变信号797(例如，V_TH)、电压764(例如，V_REF1)、电压765(例如，V_REF2)、结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})、和/或电容器732的电容值。

在一些实施例中，电压766(例如，V_DD)不会降低到电压765(例如，V_REF2)之下，并且电压766(例如，V_DD)保持高于电压765(例如，V_REF2)，例如，如图13所示。在某些实施例中，电压766(例如，V_DD)不会升高到电压764(例如，V_REF1)之上，并且电压766(例如，V_DD)保持低于电压764(例如，V_REF1)，例如，如图14所示。

图13是根据本发明的一些实施例的如图7所示的电源变换器700的简化时序图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。波形1310表示随时间变化的电压766(例如，V_DD)，波形1320表示随时间变化的信号798(例如，V_REP)，并且波形1330表示随时间变化的电流796(例如，I_JFET)。例如，电源变换器700是AC-DC降压变换器，其利用恒定导通时间以准谐振(QR)模式进行工作，并且信号798(例如，V_REP)与电压762(例如，V_HV)成比例(例如，成正比)。

根据某些实施例，在时间t₁₁处，信号798(例如，V_REP)变得大于信号797(例如，V_TH)，如波形1320所示。在一些示例中，在时间t₁₁处，由比较器784在端子770处接收的电压从电压764(例如，V_REF1)变为电压765(例如，V_REF2)。在某些示例中，在时间t₁₁处，电压766(例如，V_DD)变得大于由比较器784在端子770处接收的电压(例如，V_REF2)，信号768从逻辑高电平变为逻辑低电平，并且JFET 780被处于逻辑低电平的信号768变为断开。在一些示例中，在时间t₁₁处，如波形1330所示，电流796(例如，I_JFET)从结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})变为零，并且电流796不对电容器732进行充电。

根据一些实施例，从时间t₁₁到时间t₁₂，信号798(例如，V_REP)保持大于信号797(例如，V_TH)，如波形1320所示。在一些示例中，从时间t₁₁到时间t₁₂，由比较器784在端子770处接收的电压保持为电压765(例如，V_REF2)。在某些示例中，从时间t₁₁到时间t₁₂，电压766(例如，V_DD)保持大于由比较器784在端子770处接收的电压(例如，V_REF2)，信号768保持处于逻辑低电平，并且JFET 780保持断开。在一些示例中，从时间t₁₁到时间t₁₂，电流796(例如，I_JFET)保持等于零，如波形1330所示，并且电流796不对电容器732进行充电。在一些示例中，从时间t₁₁到时间t₁₂，电压766(例如，V_DD)保持大于由比较器784在端子770处接收的电压(例如，V_REF2)，电压766(例如，V_DD)随时间减小，如波形1310所示。在某些示例中，从时间t₁₁到时间t₁₂，电流796(例如，I_JFET)保持等于零，并且由于控制器720(例如，芯片)的工作电流(例如，I_IC)，电压766(例如，V_DD)随时间减小。

根据某些实施例，在时间t₁₂处，信号798(例如，V_REP)变得小于信号797(例如，V_TH)，如波形1320所示。在一些示例中，在时间t₁₂处，由比较器784在端子770处接收的电压从电压765(例如，V_REF2)变为电压764(例如，V_REF1)。在某些示例中，在时间t₁₂处，电压766(例如，V_DD)变得小于由比较器784在端子770处接收的电压，信号768从逻辑低电平变为逻辑高电平，并且JFET 780被处于逻辑高电平的信号768变为导通。在一些示例中，在时间t₁₂处，如波形1330所示，电流796(例如，I_JFET)从零变为结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})，并且电流796对电容器732进行充电。

根据一些实施例，从时间t₁₂到时间t₁₃，信号798(例如，V_REP)保持小于信号797(例如，V_TH)，如波形1320所示。在一些示例中，从时间t₁₂到时间t₁₃，由比较器784在端子770处接收的电压保持为电压764(例如，V_REF1)。在某些示例中，从时间t₁₂到时间t₁₃，电压766(例如，V_DD)保持小于由比较器784在端子770处接收的电压(例如，V_REF1)，信号768保持处于逻辑高电平，并且JFET 780保持导通。在一些示例中，从时间t₁₂到时间t₁₃，电流796(例如，I_JFET)保持等于结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})，如波形1330所示，并且电流796对电容器732进行充电。在一些示例中，从时间t₁₂到时间t₁₃，电压766(例如，V_DD)保持小于由比较器784在端子770处接收的电压(例如，V_REF1)，电压766(例如，V_DD)随时间增加，如波形1310所示。

根据某些实施例，在时间t₁₃处，信号798(例如，V_REP)保持小于信号797(例如，V_TH)，如波形1320所示。在一些示例中，在时间t₁₃处，由比较器784在端子770处接收的电压保持为电压764(例如，V_REF1)。在某些示例中，在时间t₁₃处，电压766(例如，V_DD)变得大于由比较器784在端子770处接收的电压764(例如，V_REF1)，信号768从逻辑高电平变为逻辑低电平，并且JFET 780被处于逻辑低电平的信号768变为断开。在一些示例中，在时间t₁₃处，如波形1330所示，电流796(例如，I_JFET)从结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})变为零，并且电流796不对电容器732进行充电。

根据一些实施例，从时间t₁₃到时间t₁₄，信号798(例如，V_REP)保持小于信号797(例如，V_TH)，如波形1320所示。在一些示例中，从时间t₁₃到时间t₁₄，由比较器784在端子770处接收的电压保持为电压764(例如，V_REF1)。在某些示例中，从时间t₁₃到时间t₁₄，电压766(例如，V_DD)被调节在电压764(例如，V_REF1)附近，如波形1310所示，信号768在处于逻辑低电平和处于逻辑高电平之间变化，并且JFET 780在断开和导通之间变化。在一些示例中，从时间t₁₃到时间t₁₄，电流796(例如，I_JFET)在等于零和等于结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})之间变化，如波形1330所示。在某些示例中，从时间t₁₃到时间t₁₄，电流796在不对电容器732进行充电和对电容器732进行充电之间变化。

如图13所示，根据某些实施例，电流796(例如，I_JFET)的平均值等于控制器720的工作电流(例如，I_IC)，如波形1330所示。

图14是根据本发明的某些实施例的如图7所示的电源变换器700的简化时序图。该图仅是示例，其不应不当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改。波形1410表示随时间变化的电压766(例如，V_DD)，波形1420表示随时间变化的信号798(例如，V_REP)，并且波形1430表示随时间变化的电流796(例如，I_JFET)。例如，电源变换器700是AC-DC降压变换器，其利用恒定导通时间以准谐振(QR)模式进行工作，并且信号798(例如，V_REP)与电压762(例如，V_HV)成比例(例如，成正比)。

根据某些实施例，在时间t₂₁处，信号798(例如，V_REP)变得大于信号797(例如，V_TH)，如波形1420所示。在一些示例中，在时间t₂₁处，由比较器784在端子770处接收的电压从电压764(例如，V_REF1)变为电压765(例如，V_REF2)。在某些示例中，在时间t₂₁处，电压766(例如，V_DD)变得大于由比较器784在端子770处接收的电压(例如，V_REF2)，信号768从逻辑高电平变为逻辑低电平，并且JFET 780被处于逻辑低电平的信号768变为断开。在一些示例中，在时间t₂₁处，如波形1430所示，电流796(例如，I_JFET)从结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})变为零，并且电流796不对电容器732进行充电。

根据一些实施例，从时间t₂₁到时间t₂₂，信号798(例如，V_REP)保持大于信号797(例如，V_TH)，如波形1420所示。在一些示例中，从时间t₂₁到时间t₂₂，由比较器784在端子770处接收的电压保持为电压765(例如，V_REF2)。在某些示例中，从时间t₂₁到时间t₂₂，电压766(例如，V_DD)保持大于由比较器784在端子770处接收的电压(例如，V_REF2)，信号768保持处于逻辑低电平，并且JFET 780保持断开。在一些示例中，从时间t₂₁到时间t₂₂，电流796(例如，I_JFET)保持等于零，如波形1430所示，并且电流796不对电容器732进行充电。在一些示例中，从时间t₂₁到时间t₂₂，电压766(例如，V_DD)保持大于由比较器784在端子770处接收的电压(例如，V_REF2)，电压766(例如，V_DD)随时间减小，如波形1410所示。在某些示例中，从时间t₂₁到时间t₂₂，电流796(例如，I_JFET)保持等于零，并且由于控制器720(例如，芯片)的工作电流(例如，I_IC)，所以电压766(例如，V_DD)随时间减小。

根据某些实施例，在时间t₂₂处，信号798(例如，V_REP)保持大于信号797(例如，V_TH)，如波形1420所示。在一些示例中，在时间t₂₂处，由比较器784在端子770处接收的电压保持为电压765(例如，V_REF2)。在某些示例中，在时间t₂₂处，电压766(例如，V_DD)变得小于由比较器784在端子770处接收的电压(例如，V_REF2)，信号768从逻辑低电平变为逻辑高电平，并且JFET 780被处于逻辑高电平的信号768变为导通。在一些示例中，在时间t₂₂处，如波形1430所示，电流796(例如，I_JFET)从零变为结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})，并且电流796对电容器732进行充电。

根据一些实施例，从时间t₂₂到时间t₂₃，信号798(例如，V_REP)保持大于信号797(例如，V_TH)，如波形1420所示。在一些示例中，从时间t₂₂到时间t₂₃，由比较器784在端子770处接收的电压保持为电压765(例如，V_REF2)。在某些示例中，从时间t₂₂到时间t₂₃，电压766(例如，V_DD)被调节在电压765(例如，V_REF2)附近，如波形1410所示，信号768在处于逻辑高电平和处于逻辑低电平之间变化，并且JFET 780在导通和断开之间变化。在一些示例中，从时间t₂₂到时间t₂₃，电流796(例如，I_JFET)在等于结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})和等于零之间变化，如波形1430所示。在某些示例中，从时间t₂₂到时间t₂₃，电流796在对电容器732进行充电和不对电容器732进行充电之间变化。

根据某些实施例，在时间t₂₃处，信号798(例如，V_REP)变得小于信号797(例如，V_TH)，如波形1420所示。在一些示例中，在时间t₂₃处，由比较器784在端子770处接收的电压从电压765(例如，V_REF2)变为电压764(例如，V_REF1)。在某些示例中，在时间t₂₃处，电压766(例如，V_DD)变得小于由比较器784在端子770处接收的电压，信号768处于逻辑高电平，并且JFET 780被处于逻辑高电平的信号768导通。在一些示例中，在时间t₂₃处，如波形1430所示，电流796(例如，I_JFET)等于结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})，并且电流796对电容器732进行充电。

根据一些实施例，从时间t₂₃到时间t₂₄，信号798(例如，V_REP)保持小于信号797(例如，V_TH)，如波形1420所示。在一些示例中，从时间t₂₃到时间t₂₄，由比较器784在端子770处接收的电压保持为电压764(例如，V_REF1)。在某些示例中，从时间t₂₃到时间t₂₄，电压766(例如，V_DD)保持小于由比较器784在端子770处接收的电压(例如，V_REF1)，信号768保持处于逻辑高电平，并且JFET 780保持导通。在一些示例中，从时间t₂₃到时间t₂₄，电流796(例如，I_JFET)保持等于结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})，如波形1430所示，并且电流796对电容器732进行充电。在一些示例中，从时间t₂₃到时间t₂₄，电压766(例如，V_DD)保持小于由比较器784在端子770处接收的电压(例如，V_REF1)，电压766(例如，V_DD)随时间增加，如波形1410所示。

根据某些实施例，在时间t₂₄处，信号798(例如，V_REP)变得大于信号797(例如，V_TH)，如波形1420所示。在一些示例中，在时间t₂₄处，由比较器784在端子770处接收的电压从电压764(例如，V_REF1)变为电压765(例如，V_REF2)。在某些示例中，在时间t₂₄处，电压766(例如，V_DD)变得大于由比较器784在端子770处接收的电压(例如，V_REF2)，信号768从逻辑高电平变为逻辑低电平，并且JFET 780被处于逻辑低电平的信号768变为断开。在一些示例中，在时间t₂₄处，如波形1430所示，电流796(例如，I_JFET)从结型栅极场效应晶体管(JFET)780可以提供的最大电流(例如，I_{JFET_MAX})变为零，并且电流796不对电容器732进行充电。

如图14所示，根据一些实施例，电流796(例如，I_JFET)的平均值等于控制器720的工作电流(例如，I_IC)，如波形1430所示。

本发明的某些实施例提供了一种采用高压供电的控制器，并且还提供了一种用于控制器的相关方法。在一些示例中，对于相同的高压供电电压，该控制器和方法可以显著降低至少部分地由高压供电引起的电源损耗。在某些示例中，对于相同的高压供电电压，该控制器和方法可以显著降低控制器的温度并显著提高系统效率。

本发明的一些实施例提供了一种采用高压供电的控制器，并且还提供了一种用于控制器的相关方法。在某些示例中，当高压供电电压变得高于阈值(例如，V_TH)时，该控制器和方法可以断开开关(例如，结型栅极场效应晶体管)以停止对电容器的充电。在一些示例中，当高压供电电压变得低于阈值(例如，V_TH)时，该控制器和方法可以导通开关(例如，结型栅极场效应晶体管)以允许对电容器的充电。

根据某些实施例，一种用于电源变换器的控制器包括：第一端子，被配置为接收第一端子电压；第二端子，被配置为接收第二端子电压；比较器，被配置为接收第一阈值电压和第二端子电压，并且至少部分地基于第一阈值电压和第二端子电压来生成比较信号；以及开关，被配置为接收第一端子电压和比较信号，该开关还被配置为在比较信号处于第一逻辑电平时被闭合(例如，导通)以允许电流通过开关流出第二端子；其中，比较器还被配置为：在第一端子电压小于第二阈值电压时，接收第一参考电压作为第一阈值电压；以及在第一端子电压大于第二阈值电压时，接收第二参考电压作为第一阈值电压；其中，第一参考电压大于第二参考电压；其中，比较器还被配置为：在第一阈值电压大于第二端子电压时，生成处于第一逻辑电平的比较信号；以及在第一阈值电压小于第二端子电压时，生成处于第二逻辑电平的比较信号；其中，第二逻辑电平不同于第一逻辑电平。例如，控制器至少根据图7来实现。

在一些示例中，第一逻辑电平是逻辑高电平；并且第二逻辑电平是逻辑低电平。在某些示例中，开关还被配置为在比较信号处于第二逻辑电平时被打开(例如，断开)以不允许电流通过开关流出第二端子。在一些示例中，开关包括晶体管，该晶体管被配置为在比较信号处于第一逻辑电平时被导通以允许电流通过晶体管流出第二端子。在某些示例中，晶体管还被配置为在比较信号处于第二逻辑电平时被断开以不允许电流通过晶体管流出第二端子。在一些示例中，晶体管是结型栅极场效应晶体管。在某些示例中，第二端子被耦合到电容器，该电容器被配置为从第二端子接收电流并向第二端子提供第二端子电压。

根据一些实施例，一种用于电源变换器的控制器包括：第一端子，被配置为接收第一端子电压；第二端子，被配置为接收第二端子电压；第一比较器，被配置为接收第一阈值电压和比较器输入电压，并且至少部分地基于第一阈值电压和比较器输入电压来生成第一比较信号，第一比较器还被配置为在第一阈值电压大于比较器输入电压时生成处于第一逻辑电平的第一比较信号，并且在第一阈值电压小于比较器输入电压时生成处于第二逻辑电平的第一比较信号，第二逻辑电平不同于第一逻辑电平；第一开关，被配置为接收第一比较信号并且输出第二阈值电压，该开关还被配置为在第一比较信号处于第一逻辑电平时输出第一参考电压作为第二阈值电压，并且在第一比较信号处于第二逻辑电平时输出第二参考电压作为第二阈值电压，第二参考电压不同于第一参考电压；第二比较器，被配置为接收第二阈值电压和第二端子电压并且至少部分地基于第二阈值电压和第二端子电压来生成第二比较信号，第二比较器还被配置为在第二阈值电压大于第二端子电压时生成处于第三逻辑电平的第二比较信号，并且在第二阈值电压小于第二端子电压时生成处于第四逻辑电平的第二比较信号，第四逻辑电平不同于第三逻辑电平；以及第二开关，被配置为接收第一端子电压和第二比较信号，第二开关还被配置为在第二比较信号处于第三逻辑电平时被闭合(例如，导通)以允许电流通过第二开关流出第二端子；其中，比较器输入电压与第一端子电压相关联。例如，控制器至少根据图7来实现。

在一些示例中，在比较器输入电压随着第一端子电压的增加而增加并且随着第一端子电压的减小而减小时，第一参考电压大于第二参考电压。在某些示例中，在比较器输入电压随着第一端子电压的增加而减小并且随着第一端子电压的减小而增加时，第一参考电压小于第二参考电压。在一些示例中，第一逻辑电平和第三逻辑电平相同；并且第二逻辑电平和第四逻辑电平相同。在某些示例中，第一逻辑电平是逻辑高电平；第二逻辑电平是逻辑低电平；第三逻辑电平是逻辑高电平；并且第四逻辑电平处于逻辑低电平。

在一些示例中，第二开关还被配置为在第二比较信号处于第四逻辑电平时被打开(例如，断开)以不允许电流通过第二开关流出第二端子。在某些示例中，第二开关包括晶体管，该晶体管被配置为在第二比较信号处于第三逻辑电平时被接通以允许电流通过晶体管流出第二端子。在一些示例中，晶体管还被配置为在第二比较信号处于第四逻辑电平时被断开以不允许电流通过晶体管流出第二端子。在某些示例中，晶体管是结型栅极场效应晶体管。在一些示例中，第二端子被耦合到电容器，该电容器被配置为从第二端子接收电流并向第二端子提供第二端子电压。

根据某些实施例，一种用于电源变换器的方法包括：接收第一端子电压；接收第二端子电压；接收第二端子电压和第一阈值电压；至少部分地基于第二端子电压和第一阈值电压来生成比较信号；接收第一端子电压和比较信号；以及在比较信号处于第一逻辑电平时，闭合(例如，导通)开关以允许电流流过开关；其中，接收第二端子电压和第一阈值电压包括：在第一端子电压小于第二阈值电压时，接收第一参考电压作为第一阈值电压；以及在第一端子电压大于第二阈值电压时，接收第二参考电压作为第一阈值电压；其中，第一参考电压大于第二参考电压；其中，至少部分地基于第二端子电压和第一阈值电压来生成比较信号包括：在第一阈值电压大于第二端子电压时，生成处于第一逻辑电平的比较信号；以及在第一阈值电压小于第二端子电压时，生成处于第二逻辑电平的比较信号；其中，第二逻辑电平不同于第一逻辑电平。例如，该方法至少根据图7来实现。

在一些示例中，第一逻辑电平是逻辑高电平；并且第二逻辑电平是逻辑低电平。在某些示例中，该方法还包括：在比较信号处于第二逻辑电平时，打开(例如，断开)开关以不允许电流流过开关。在一些示例中，该方法还包括：通过电容器接收电流；以及通过电容器提供第二端子电压。

根据一些实施例，一种用于电源变换器的方法包括：接收第一端子电压；接收第二端子电压；接收第一阈值电压和比较器输入电压；以及至少部分地基于第一阈值电压和比较器输入电压来生成第一比较信号。例如，至少部分地基于第一阈值电压和比较器输入电压来生成第一比较信号包括：在第一阈值电压大于比较器输入电压时，生成处于第一逻辑电平的第一比较信号；并且在第一阈值电压小于比较器输入电压时，生成处于第二逻辑电平的第一比较信号，第二逻辑电平不同于第一逻辑电平。在一些示例中，该方法还包括：接收第一比较信号；并且至少部分地基于第一比较信号来输出第二阈值电压。例如，至少部分地基于第一比较信号来输出第二阈值电压包括：在第一比较信号处于第一逻辑电平时，输出第一参考电压作为第二阈值电压；并且在第一比较信号处于第二逻辑电平时，输出第二参考电压作为第二阈值电压，第二参考电压不同于第一参考电压。在某些示例中，该方法还包括：接收第二阈值电压和第二端子电压；并且至少部分地基于第二阈值电压和第二端子电压来生成第二比较信号。例如，至少部分地基于第二阈值电压和第二端子电压来生成第二比较信号包括：在第二阈值电压大于第二端子电压时，生成处于第三逻辑电平的第二比较信号；并且在第二阈值电压小于第二端子电压时，生成处于第四逻辑电平的第二比较信号，第四逻辑电平不同于第三逻辑电平。在一些示例中，该方法还包括：接收第一端子电压和第二比较信号；并且在第二比较信号处于第三逻辑电平时，闭合(例如，导通)开关以允许电流流过开关。例如，比较器输入电压与第一端子电压相关联。作为示例，该方法至少根据图7来实现。

在一些示例中，在比较器输入电压随着第一端子电压的增加而增加并且随着第一端子电压的减小而减小时，第一参考电压大于第二参考电压。在某些示例中，在比较器输入电压随着第一端子电压的增加而减小并且随着第一端子电压的减小而增加时，第一参考电压小于第二参考电压。在一些示例中，第一逻辑电平和第三逻辑电平相同；并且第二逻辑电平和第四逻辑电平相同。在某些示例中，第一逻辑电平是逻辑高电平；第二逻辑电平是逻辑低电平；第三逻辑电平是逻辑高电平；并且第四逻辑电平处于逻辑低电平。在一些示例中，该方法还包括：在第二比较信号处于第四逻辑电平时，打开(例如，断开)开关以不允许电流流过开关。在某些示例中，该方法还包括：通过电容器接收电流；并通过电容器提供第二端子电压。

例如，本发明的各种实施例的一些或所有模块中的每一个是单独地和/或与至少另一模块组合，其使用一个或多个软件模块、一个或多个硬件模块和/或软件和硬件模块的一个或多个组合来实现。在另一示例中，本发明的各种实施例的一些或所有模块中的每一个是单独地和/或与至少另一模块组合，其在一个或多个电路(例如，一个或多个模拟电路和/或一个或多个数字电路)中实现。在又一个示例中，可以组合本发明的各种实施例和/或示例。

尽管已经描述了本发明的特定实施例，但是本领域技术人员将理解，存在等同于所描述的实施例的其他实施例。因此，应该理解，本发明不受示出的特定实施例的限制，而是仅受所附权利要求的范围的限制。