一种实现素数域大整数模乘计算加速的方法
阅读说明：本技术 一种实现素数域大整数模乘计算加速的方法 (Method for realizing acceleration of prime number domain large integer modular multiplication calculation ) 是由 郑昉昱 高莉莉 魏荣 马原 王跃武 范广 万立鹏 于 2021-07-12 设计创作，主要内容包括：本发明公开一种实现素数域大整数模乘计算加速的方法,将素数域长度为k比特的被乘数和乘数分为N段,前(N-1)段每段长为w比特,第N段长为r比特,w≥r；将被乘数和乘数的每一段转化为双精度浮点数,采用积和熔加运算对转化后的被乘数和乘数的每一段进行乘加运算,初始化2N个定点数,将乘加结果的二进制数值累加到经过初始化后的定点数中,对定点数进行位数约减,获得最后的模乘结果。本发明充分利用双精度浮点数的格式特点,提升了素数域模乘的计算效率。(The invention discloses a method for realizing the acceleration of prime number domain large integer modular multiplication calculation, which divides a multiplicand and a multiplier with the length of k bits in the prime number domain into N sections, wherein each section of the front (N-1) section is w bits in length, the Nth section is r bits in length, and w is more than or equal to r; converting each section of the multiplicand and the multiplier into double-precision floating point numbers, performing multiply-add operation on each section of the converted multiplicand and multiplier by adopting a product-fuse operation, initializing 2N fixed point numbers, accumulating the binary number of the multiply-add result into the initialized fixed point numbers, performing digit reduction on the fixed point numbers, and obtaining the final modular multiplication result. The invention fully utilizes the format characteristics of the double-precision floating point number and improves the calculation efficiency of the prime number field modular multiplication.)
技术领域
本发明属于计算技术领域，涉及一种实现素数域大整数模乘计算加速的方法。
背景技术
随着科技的不断进步，计算机技术的飞速发展，用户对隐私保护有了更高的要求，密码学也随之被大量应用到网络通信技术中。例如，电子商务、软件分发等面向海量用户的互联网衍生产业通过密钥协商和数字签名实现在互联网上的隐私保护和安全通信。大整数模乘是许多非对称密码算法的核心计算负载。世界主流的非对称密码算法ECC(EllipticCurve Cryptography)的主要计算负载是素数域的大整数模乘。因此，素数域大整数模乘的运算速度直接影响到密钥协商及数字签名实现的速率，针对素数域中的大整数模乘高性能实现的研究十分重要。
GPUs(Graphics processing units)在计算机图形和图像处理方面非常高效，因而更加擅长浮点数的运算。GPUs的浮点数的计算能力在过去十年间增长超过十倍。此外，NVIDIA公司推出的CUDA并行计算框架使得原本只适用于图形处理计算的GPUs计算资源也可以用于加速科学计算。很多研究人员利用GPUs的计算资源加速主流的密码原语。例如，Pan等人利用GPUs的定点数计算能力加速ECDSA，Niall等人利用GPUs的双精度浮点数计算能力加速RSA，吞吐量都达到了新的峰值。为了适应GPUs浮点数计算能力发展快速这一特点，本发明结合基于双精度浮点数的积和熔加指令和整数域算数指令，加速素数域的大整数模乘运算。
当前计算机基本数据类型有对应的固定字长，大整数在计算机中无法通过基本数据类型直接表示，研究人员一般拆分大整数，用多个基本数据类型表示一个大整数，采用多精度计算方式计算大整数模乘。
本发明使用的双精度浮点数格式符合IEEE 754所规定的浮点数标准。IEEE754标准中一个浮点数由符号位，阶码和尾码组成，其中尾码包含1位隐含位和若干位分数部分。一个双精度浮点数包含1位符号位，12位阶码，1位隐含位和52位分数部分，隐含位即在计算机中不显示表示。
发明内容
本发明提供一种实现素数域大整数模乘计算加速的方法，能够充分利用计算资源的双精度浮点计算能力，提升大整数模乘的计算速度。
一种实现素数域大整数模乘计算加速的方法，其步骤为：
1)将定义在素数域Fp上长度为k比特的大整数A和B分为N段，前(N-1)段每段为w比特，第N段为r比特，w≥r；其中，p为2k-σ，σ为小于2w的素数；
2)将被乘数A、乘数B的每段分别转化为双精度浮点数；采用积和熔加运算对被转化后的被乘数A、乘数B进行乘加操作，并将运算结果转化为一定点数R；
3)将该定点数R分为2N段，在R数值不变的情况下，将R的前(2N-1)段的段长设置为w比特；利用乘法操作和加法操作将R约减为N段定点数利用乘法操作，加法操作和移位操作将超过k比特的部分消减，使得为k比特的定点数；
4)判断是否为所选素数域上的整数，如果是所选素数域上的整数，则即为大整数A和大整数B的模乘结果；如果不是所选素数域上的整数，则将减去p作为大整数A和大整数B的模乘结果。
其中，“大整数”是指无法仅用一个双精度浮点数表示的整数。
进一步的，被乘数A和乘数B的分段长度其中52为双精度浮点数的尾码长度；被乘数A和乘数B的前(N-1)段的比特长度w和第N段比特长度r满足等式(N-1)×w+r＝k，并且在52≥w≥r的情况下，使得w-r尽量小。
进一步的，对被乘数和乘数分段后，A[0:N-1]表示被乘数A的第0～(N-1)的N个段，A’[0:N-1]为A[0:N-1]的浮点数形式，B[0:N-1]表示乘数的第0～(N-1)的N个段，B’[0:N-1]为B[0:N-1]的浮点数形式。
进一步的，所述采用积和熔加运算对被转化后的被乘数A、乘数B进行乘加操作，包括：首先初始化2N个定点数记为R[0:2N-1]；其次按照段扫描的大整数乘法次序∑i,jA'[i]·B'[j]，计算被乘数A’的一个段A’[i]和乘数B’的一个段B’[j]与加数C0的乘加结果Mij[0]，然后计算被乘数A’的一个段A’[i]和乘数B’的一个段B’[j]与加数C1的乘加结果Mij[1]，其中0≤i,j＜N；设conv_2_bin(x)的操作为求x的二进制形式，将conv_2_bin(Mij[0])累加到定点数R[i+j+1]中，将conv_2_bin(Mij[1])累加到R[i+j]中。
进一步的，2N个定点数R[0:2N-1]的初始化方法是：当t∈[0,N-1]时，R[t]＝-[(t×(0x433+w)+(t+1)×0x433)&0xFFF]＜＜52，当t∈[N,2N-1]时，R[t]＝-[((t+1)×(0x433+w)+t×0x433)&0xFFF]＜＜52。其中，0x433为双精度浮点数阶码位的偏移量1023加上52的十六进制形式。0xFFF为212-1的十六进制形式。
进一步的，加数C0的值为252+w，加数C1的值为252+w+252-Mij[0]。
进一步的，将R的前(2N-1)段的段长设置为w比特的方法为：Rt+1＝Rt+1+(Rt＞＞w),t∈[0,2N-2]。其中，Rt表示R中的第t+1段，Rt+1表示R中的第t+2段。
进一步的，所述利用乘法操作和加法操作将R约减为N段定点数包括：约减后的取值范围为[0,2k+σ·2digit-r)，其中digit为一个双精度浮点数的比特长度，由于A和B为大整数，其比特长度k远大于一个双精度浮点数的比特长度，所以即
进一步的，表示的第0～(N-1)的N个段，记的高digit-r位为进位carry，根据的范围可知，carry的取值为0或1；所述利用乘法操作，加法操作和移位操作将超过k比特的部分消减，使得为k比特的定点数，包括：首先令 其中maskr为2r-1；然后当t∈[0,N-2]时，令经过进位消减的的取值范围为：当carry为0的时候，当carry为1的时候，由于σ为小素数且digit远小于k,所以进位消减后的取值范围可统一为[0,2k-1]。
进一步的，如果小于素数p，则为大整数A和大整数B相乘再对p取模的结果；如果大于素数p，则为大整数A和大整数B相乘再对p取模的结果。
与现有技术相比，本发明的积极效果为：
本发明在计算素数域大整数模乘时，首先将被乘数与乘数拆分并转化为多个双精度浮点类型的数值，在浮点数转化过程中，充分利用了双精度浮点数尾数中的分数部分；利用浮点数的积和熔加指令对转化后的被乘数和乘数进行乘加操作，并将乘加结果转换为二进制形式累加到定点数中，对存放累加结果的定点数进行位数约减得到模乘结果，本方法利用浮点数计算指令实现素数域大整数模乘，构思新颖，计算高效，最大化利用计算机的双精度浮点数存储格式，提升了大整数模乘的计算速度。
附图说明
图1为本发明的利用浮点数计算指令实现素数域大整数模乘计算加速方法流程图。
具体实施方式
下面对本发明的技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。
对于给定的素数域Fp，p＝2221-3，A和B为素数域Fp上的大整数，计算A乘以B对p取模时，利用浮点数计算指令实现素数域大整数模乘计算加速方法，主要包括以下步骤：
1)将长度为221比特的被乘数A和乘数B分别分为N段，N＝5；其中，前4段每段为45比特，第5段为41比特；
2)对被乘数和乘数分段后，A[0:4]表示被乘数A的第0～4的5个段，B[0:4]表示乘数B的第0～4的5个段。将A[0:4]的每一段转化为双精度浮点形式记为A’[0:4]，将B[0:4]的每一段转化为双精度浮点形式记为B’[0:4]。
3)按照段扫描的大整数乘法次序∑i,jA'[i]·B'[j]，i,j∈[0,4]，先计算被乘数A’的一个段A’[i]，和乘数B’的一个段B’[j]与加数C0的乘加结果Mij[0]，其中，C0＝297；然后计算被乘数A’的一个段A’[i]，和乘数B’的一个段B’[j]与加数C1的乘加结果Mij[1]，其中C1＝297+252-Mij[0]。
4)初始化定点数R，将其分为2N段，记为R[0:2N-1]；R[0:2N-1]的初始化方式为：
5)设conv_2_bin(x)的操作为求x的二进制形式，将conv_2_bin(Mij[0])累加到定点数R[i+j+1]中，将conv_2_bin(Mij[1])累加到R[i+j]中。
6)将R[0:9]的前9段的段长设置为45比特，设置方法为：
Rt+1＝Rt+1+(Rt＞＞45),t∈[0,8]
7)利用乘法操作和加法操作将10段定点数R约减为5段定点数的计算方法为：
即
约减后的取值范围为[0,2221+3·223)。
8)表示的第0～(N-1)的N个段，记的高23位为进位carry，根据步骤7)中的范围可知，carry的取值为0或1；利用乘法操作，加法操作和移位操作将N段定点数消减为221比特。令 然后当t∈[0,3]时，令经过进位消减操作后，
9)判断是否小于素数p,若小于素数p，则为大整数A和大整数B相乘再对p取模的结果；如果大于素数p，则为大整数A和大整数B相乘再对p取模的结果。
最后，通过对密码学中常用的7个素数域，用本发明提出的利用浮点数计算指令实现素数域大整数模乘计算加速方法计算相关参数，得出以下表1。
表1.常用素数域的分组长度和段长选择
p
k
σ
N
w
r
2<sup>221</sup>-3
221
3
5
45
41
2<sup>222</sup>-117
222
117
5
45
42
2<sup>251</sup>-9
251
9
5
51
47
2<sup>255</sup>-19
255
19
5
51
51
2<sup>382</sup>-105
382
105
8
48
46
2<sup>383</sup>-187
383
187
8
48
47
2<sup>414</sup>-17
414
17
8
52
50
基于同一发明构思，本发明的另一实施例提供一种非对称密码方法，其中包含素数域大整数模乘计算，所述素数域大整数模乘采样本发明的方法进行计算。
基于同一发明构思，本发明的另一实施例提供一种电子装置(计算机、服务器、智能手机等)，其包括存储器和处理器，所述存储器存储计算机程序，所述计算机程序被配置为由所述处理器执行，所述计算机程序包括用于执行本发明方法中各步骤的指令。
基于同一发明构思，本发明的另一实施例提供一种计算机可读存储介质(如ROM/RAM、磁盘、光盘)，所述计算机可读存储介质存储计算机程序，所述计算机程序被计算机执行时，实现本发明方法的各个步骤。
以上公开的本发明的具体实施例，其目的在于帮助理解本发明的内容并据以实施，本领域的普通技术人员可以理解，在不脱离本发明的精神和范围内，各种替换、变化和修改都是可能的。本发明不应局限于本说明书的实施例所公开的内容，本发明的保护范围以权利要求书界定的范围为准。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种软件开发需求质量的评价方法及系统