基于查找表的聚焦离子束友好型填充单元设计
阅读说明：本技术 基于查找表的聚焦离子束友好型填充单元设计 (Lookup table based focused ion beam friendly filler cell design ) 是由 M·K·C·雅普 A·纳卡莫托 于 2019-08-02 设计创作，主要内容包括：本发明公开了一种集成电路,该集成电路包括多个逻辑功能电路,该多个逻辑功能电路设置在该集成电路上并且通过金属互连线互连以形成逻辑网络。多个可配置逻辑功能电路也设置在该集成电路上,每个可配置逻辑功能电路设置在该集成电路上的相应区域上并且不通过该金属互连线互连以形成该逻辑网络。(An integrated circuit includes a plurality of logic function circuits disposed thereon and interconnected by metal interconnect lines to form a logic network. A plurality of configurable logic function circuits are also disposed on the integrated circuit, each configurable logic function circuit disposed on a respective area on the integrated circuit and not interconnected by the metal interconnect lines to form the logic network.)
本发明涉及集成电路技术。更具体地，本发明涉及通过将设置在集成电路管芯的空白空间区域上的可配置逻辑电路配置并连接到电路网络中来校正集成电路中的电路网络中的电路故障(bug)。
背景技术
聚焦离子束(FIB)技术正越来越多地用于半导体行业中。此类技术的使用的一个示例是在电路“编辑”中，这允许设计者在集成电路管芯内切割金属迹线或添加金属互连。FIB电路编辑采用精细聚焦的镓(Ga+)离子纳米级分辨率光束，该光束已用于以高精度将材料成像、蚀刻和沉积在集成电路管芯上。FIB过程允许设计者现场装置内切割和连接电路。高能Ga+离子束可铣削穿过导体，并且各种类型的气体可用于增强铣削精度或更有效地沉积导电材料和介电材料。例如，通过利用适当的气体化学物质，可精确地沉积诸如钨、铂和二氧化硅等材料。
为了执行电路编辑，将FIB工具联接到用于定位关注区域的CAD导航系统。FIB电路编辑过程采用设计文件导航到关注区域，从而允许定位表面下特征并确保进行正确编辑。
典型的FIB集成电路编辑应用程序包括调试和优化生产中的装置，探索和验证设计变化，将新装置原型化而不需要掩模组制造和制造运行，缩放修复以及防止或至少最小化上市时间延迟。
在复杂的集成电路设计中，常见的是在硅后阶段发现功能故障。逻辑功能修复通常至少需要金属重制，并且在一些情况下需要全基底重制。设计者通常将FIB视为避免布局掩模重制的最佳努力，并针对需要插入逻辑单元的复杂故障采用布局掩模重制。
经由FIB进行的硅后阶段编辑具有有限的灵活性，因为其本质上是破坏性的。常见的成功FIB编辑限于简单的重新连接，并且很少成功地添加逻辑功能以修复或改变现有逻辑功能。
对于硅后修复，行业内目前提供了一种备用栅极喷洒和/或栅极阵列填充单元的方法。这些通常需要改变用于限定一个或多个金属层的互连图案的金属互连掩模，以将新的逻辑单元添加到硅中，即金属重制。
发明内容
根据本发明的一方面，一种集成电路包括多个逻辑功能电路，该多个逻辑功能电路设置在该集成电路上并且通过金属互连线互连以形成逻辑网络。多个可配置逻辑功能电路也设置在该集成电路上，每个可配置逻辑功能电路设置在该集成电路上的相应区域上，并且不通过该金属互连线互连以形成该逻辑网络。
根据本发明的一方面，该可配置逻辑功能电路各自包括具有多个输入的基于多路复用器的查找表(LUT)。输入的数量可以是四个输入。
根据本发明的一方面，每个基于多路复用器的LUT包括多个选择输入和输出。
根据本发明的一方面，每个基于多路复用器的LUT的多个输入中的每个输入连接到集成电路中的电压轨。根据本发明的一方面，该电压轨是VSS电压轨。
根据本发明的一方面，提供了一种用于在集成电路中执行修复逻辑设计错误的方法，该集成电路包括多个逻辑功能电路，该多个逻辑功能电路设置在集成电路上并且通过金属互连线互连以形成逻辑网络。该方法包括：在该集成电路上提供多个可配置逻辑功能电路，每个可配置逻辑功能电路设置在该集成电路上的相应区域上并且具有输入和输出，该输入和该输出不形成由该多个逻辑功能电路形成的该逻辑网络的一部分；通过该设计错误所位于的该逻辑功能电路在该集成电路上的逻辑类型和位置来识别该逻辑设计错误；识别必须被切断以校正该逻辑设计错误的至少一个金属互连导体的该位置；将聚焦离子束引导到该至少一个金属互连导体的该位置并切断该至少一个金属互连导体；识别该集成电路上的可配置逻辑电路；将该识别的可配置逻辑电路配置为执行校正该逻辑类型的该逻辑设计错误的逻辑功能；以及将该识别的可配置逻辑电路连接到该逻辑网络中以校正该设计错误。
附图说明
下面将参考实施方案和附图更详细地解释本发明，附图中示出：
图1是示出集成电路管芯的一部分的框图，该集成电路管芯包括若干逻辑电路块，这些逻辑电路块互连以形成逻辑网络并且在逻辑电路块中的一些逻辑电路块之间具有保留在集成电路管芯上的未占据的空白空间；
图2A是LUT形式的逻辑电路的框图，该逻辑电路可包括在图1的集成电路的布局中以占据集成电路管芯上的空白空间区域；
图2B是已使用FIB技术配置为实现异或门的图2的逻辑电路的框图；
图3是示出根据本发明的一方面的图1的集成电路管芯的一部分的框图，该集成电路管芯还包括图2A的被包括在集成电路管芯上的空白空间中的若干逻辑电路；
图4是示出图3的集成电路管芯的一部分的框图，其中图2A的逻辑电路中的一个逻辑电路已使用根据本发明的一方面的FIB技术配置并连接到逻辑网络以校正在逻辑电路块中实现的逻辑网络中的错误；并且
图5是示出根据本发明的一方面的例示性电路错误校正方法的流程图。
具体实施方式
本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域技术人员将易于想到其他实施方案。
首先参考图1，形成于半导体管芯上的集成电路的一部分10的框图包括若干逻辑功能电路12a至12n。该逻辑功能电路12a至12n互连以形成逻辑网络。逻辑功能电路12a至12n之间的金属互连由一个或多个金属掩模限定，这些金属掩模在半导体晶片制造领域已知的制造过程中被施加到集成电路。
本领域的普通技术人员将理解，若干逻辑功能电路12a至12n可采取多种形式，并且可为例如组合逻辑功能电路(诸如简单门、反相器、查找表(LUT))，或者可为顺序逻辑功能电路(诸如触发器、锁存器、计数器或其他顺序逻辑元件)。此类技术人员还将理解，被示出为在逻辑功能电路12a至12n中的各个逻辑功能电路之间进行连接的特定互连金属布线是完全任意的，并且意在传达本发明的构思，并非意在表示形成任何特定逻辑网络的互连。
同样如图1所描绘的，“空白空间”的区域存在于集成电路管芯上。如本文所用，集成电路管芯上的“空白空间”的区域是其中在衬底中不存在底部扩散或者衬底上方的层中不存在栅极区域或金属互连线的区域。集成电路管芯的最多约70％的区域通常被衬底中的扩散占据或被衬底上方的层中的栅极区域和金属互连线占据，留下集成电路管芯的至少30％的区域作为空白空间。
根据本发明的一方面，逻辑元件在布局设计期间被放置到该空白空间中，从而用逻辑元件至少部分地填充该空白空间。虽然这些逻辑元件可采取多种形式，但特别有用的逻辑元件是基于多路复用器的LUT，因为其可被配置为实现许多不同的逻辑功能。此类LUT的示例描绘于图2A和图2B中。图2A和图2B所示的LUT 16是具有输入18、20、22和24的基于四输入多路复用器的LUT。LUT 16具有A选择输入26和B选择输入28以及输出30。相应的A选择输入26和B选择输入28以及输出30与集成电路管芯上的其他逻辑功能电路电隔离(即，不电连接到其他逻辑功能电路)。VDD轨32和VSS轨34二者与输入18、20、22和24形成交点。VDD轨32和VSS轨34被示出为由一个金属互连层(示出为金属互连层M2)上的金属互连线形成，并且输入18、20、22和24被示出为由另一个金属互连层(示出为金属互连层M1)上的金属互连线形成。本领域技术人员将理解，对于这些线，金属层的选择在一定程度上是任意的。
图2A中的LUT 16被示出为处于初始状态，在该初始状态中，输入18、20、22和24全部分别通过金属通孔36、38、40和42系连到VSS轨34。在虚线44所示的区域下方不存在有源装置。这允许使用FIB来改变LUT输入的状态，而不会由于FIB过程的破坏性而损坏底部电路结构。
本发明使得能够经由直接硅编辑进行硅后逻辑修改。图2B示出在已经使用FIB技术破坏金属通孔38和40(在图2B中以虚线38和40示出)以使LUT输入20和22与VSS轨34断开连接并在LUT输入20和22与VDD轨32之间形成金属间连接46和48之后的相同LUT 16。
在图2A和图2B所示的特定LUT 16中，这些例示性连接变化将LUT 16配置为用于出现在A选择输入26和B选择输入28上的输入的异或门。本领域普通技术人员将理解，图2B所示的配置仅用于说明的目的，并且呈现给LUT 16的各个输入的电压的任何可用组合将产生LUT 16可被配置为执行的任何可用逻辑功能。
如本领域普通技术人员将理解的，这些“备用”空白空间逻辑元件(诸如LUT 16)的可用性允许在集成电路中进行大范围的故障修复，而不必重新配置一个或多个金属互连掩模层。图3是形成在半导体管芯上的集成电路的一部分50的框图，该半导体管芯包括若干逻辑功能电路12a至12n。该逻辑功能电路12a至12n互连以形成逻辑网络，如图1的框图中所示。
在图3的集成电路管芯的部分50的框图中，现有技术的“空白空间”区域14a和14b中的至少一些区域替代地被处于其初始状态的LUT 16a和16b(诸如图2A所示的那些)占据，在该初始状态中，输入18、20、22和24全部分别通过金属通孔36、38、40和42系连到VSS轨34。
图3的布置提供了新的故障修复能力。通过允许通过在FIB编辑期间对较低水平破坏具有弹性的解除系连和重新连接来形成逻辑单元而允许确认硅中的修复而无需布局掩模重制，从而降低了硅后故障修复的成本。使用本发明的基于多路复用器的LUT方法，填充设计可以将管芯区域专用于FIB以编辑基于多路复用器的LUT输入线与相应VDD/VSS交点的连接，从而为故障修复限定所需的逻辑功能。可使用已知的FIB重新连接技术进行到基于多路复用器的LUT选择输入26和28以及输出30的连接。
根据任何特定集成电路设计的管芯上的空白空间的分布和大小，本发明的逻辑插入故障修复可以是相当局部的。
再次参考图3，呈现了电路设计故障的例示性和非限制性示例，通过使用本发明可以为该电路设计故障进行修复。在图3所示的示例中，金属互连线段52用于将逻辑单元12e的输出54连接到逻辑单元12c的输入56。假设在硅后设计调试期间，已发现这种直接连接是错误的，并且旨在实现的逻辑是，逻辑单元12c的输入56被认为是由逻辑单元12e的输出54和逻辑单元12i的输出58的异或组合驱动。
在没有位于空白空间区域14a中的LUT 16a的可用性的情况下，不仅需要通过金属掩模改变来重新限定一个或多个金属互连层，而且还可能需要在电路设计中结合附加的异或门。通过使用本发明的设置，可快速且相对容易地进行这种故障修复，如参考图4所示。
图4是半导体管芯上形成的集成电路的部分50的框图，示出了通过使用本发明可以进行故障修复。在图4中，通孔38和40(在图2B中最容易看到)已被FIB破坏并且被它们曾经所在的留下的虚线圆圈所指示，以删除到VSS轨34的连接，并且LUT 16a的输入20和22二者已使用FIB技术连接到VDD轨32，如实心圆46和48所示。如参考图2B所述，这种输入重新连接将LUT 16a配置为异或门。
如图4所示，常规FIB技术用于断开金属互连线段52(现在以虚线52示出)。FIB技术用于形成新的金属互连线段。形成第一新金属互连线段60以在逻辑单元12e的输出54与LUT16a的A选择输入26之间建立连接。形成第二新金属互连线段62以在逻辑单元12i的输出58与LUT 16a的B选择输入28之间建立连接。形成第三新金属互连线段64以在LUT 16a的输出30与逻辑单元12c的输入56之间建立连接。
现在参考图5，流程图示出了根据本发明的一方面的例示性电路错误校正方法70。该方法从附图标号72处开始。
在附图标号74处，识别设计故障。在附图标号76处，识别待插入的逻辑功能，并且定位待切断的连接的管芯位置。
在附图标号78处，确定可用的可配置逻辑功能电路的管芯位置。并不要求所选择的可用的可配置逻辑功能电路实际上是最近的，并且可在不超过范围的情况下使用其他可用的可配置逻辑功能电路。在附图标号80处，将FIB系统引导到可用的可配置逻辑功能电路的所确定的位置。在附图标号82处，FIB系统被接合以配置所识别的可用的可配置逻辑功能电路的逻辑功能。
在附图标号84处，将FIB系统引导到待切断的所识别的连接的所确定的位置。在附图标号86处，FIB系统被接合以切断所识别的连接。在附图标号88处，限定了连接可用的可配置逻辑功能电路的输入/输出所需的新金属互连线的路径。在附图标号90处，FIB系统被接合以形成新金属互连线。该方法在附图标号92处结束。
本领域普通技术人员将理解，用于限定空白空间逻辑元件的功能的步骤序列和用于切断不必要的连接以及限定并形成去往和来自可用的可配置逻辑功能电路和集成电路管芯中的现有逻辑网络的输入和输出的新连接的步骤序列的顺序并不重要。
本发明具有的优点是其提供使用FIB添加功能逻辑变化的高可能性，使得能够在功能失效硅管芯上编辑而无需金属重制/重新流片。本发明允许在承担提供经修改的金属掩模和制造新硅的花费之前确认故障修复。
虽然已经参考采用掩模限定的逻辑网络的集成电路描述了本发明，但是本领域技术人员将理解，利用ASIC布局与布线实现方法的任何数字/混合信号设计可以将本设计技术应用于硅后故障修复编辑。
虽然已经示出和描述了本发明的实施方案和应用，但是对于本领域技术人员来说显而易见的是，在不脱离本文的发明构思的情况下，可以进行比上述更多的修改。因此，除了所附权利要求的实质之外，本发明不受限制。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：模拟数字转换器、传感器系统以及测试系统