具体实施方式

在下文，将参照附图描述根据本公开的技术思想的示例实施方式。在图1至图17的描述中，相同或基本上相同的部件由相同的附图标记表示，并且将不提供对部件的重复说明。

图1是示出根据本公开的一些示例实施方式的包括存储装置的系统的框图。图2是用于说明图1的存储器的示例框图。

参照图1，根据本公开的一些示例实施方式的包括存储装置的系统1可以包括主机10和存储装置20。尽管系统1可以包括例如基于闪存的数据存储介质(诸如存储卡、USB存储器和SSD(固态驱动器)或包括该数据存储介质的电子设备、以及网络系统，但是示例实施方式不限于这些示例。

主机10可以将数据操作请求REQ和地址ADDR发送到存储器控制器100，并可以将数据DATA发送到存储器控制器100以及从存储器控制器100接收数据DATA。

存储装置20可以包括存储器控制器100和存储器200。

存储器控制器100可以响应于来自主机10的请求来控制存储器200。存储器控制器100可以例如响应于从主机10接收的数据操作请求REQ而读取存储在存储器200中的数据DATA，并可以控制存储器200以将数据DATA写入存储器200中。存储器控制器100可以向存储器200提供地址ADDR、命令CMD和控制信号CTRL，并可以控制存储器200的编程、读取和擦除操作。此外，用于编程的数据DATA和读取数据DATA可以在存储器控制器100和存储器200之间发送和接收。

存储器200可以输出就绪和忙信号RNB。就绪和忙信号RNB可以指示存储器200的状态。当存储器200输出例如就绪信号时，存储器控制器100可以将命令CMD提供到存储器200。存储器控制器100可以例如在存储器200输出忙信号时不提供该命令CMD。

尽管没有示出，但是根据一些示例实施方式，存储器控制器100还可以包括诸如下面在图2中说明的热电模块220、温度控制电路230和/或电压测量电路240，以与包括在存储器控制器100中的数据存储器件相邻。

在下文，将参照图2提供说明。参照图1和图2，存储器200可以包括存储器单元阵列210、热电模块220、温度控制电路230、电压测量电路240、控制逻辑250、电压发生器260、行解码器270、页缓冲器电路280和/或数据I/O电路290。

尽管存储器200可以包括例如NAND闪存、垂直NAND闪存(VNAND)、NOR闪存、电阻RAM(RRAM)、相变存储器(PRAM)、磁阻存储器(MRAM)、铁电存储器(FRAM)、自旋扭矩转移磁性RAM(自旋STT-RAM)等，但是示例实施方式不限于这些示例。

存储器单元阵列210可以包括多个存储器块，并且所述多个存储器块中的每个可以包括连接到多条字线WL和多条位线BL的多个存储器单元。

存储器单元阵列210可以通过串选择线SSL、多条字线WL和/或接地选择线GSL连接到行解码器270。此外，存储器单元阵列210可以通过多条位线BL连接到页缓冲器电路280。在一些示例实施方式中，存储器单元阵列210可以是以三维结构(或垂直结构)形成在基板上的三维存储器单元阵列。在示例实施方式中，存储器单元阵列210可以包括垂直存储器单元串，该垂直存储器单元串包括通过彼此堆叠而形成的多个存储器单元。存储器单元阵列210可以是以二维结构(或水平结构)形成在基板上的二维存储器单元阵列，而不限于此。

将参照图3详细描述存储器单元阵列210。存储器单元阵列210可以包括连接在位线BL1至BL3和公共源极线CSL之间的多个存储器单元串NS11至NS33。所述多个存储器单元串NS11至NS33中的每个可以包括串选择晶体管SST、多个存储器单元MC1、MC2、...、MC8和接地选择晶体管GST。尽管图3示出所述多个存储器单元串NS11至NS33的每个包括八个存储器单元MC1至MC8，但是其数量和类型不限于此。

串选择晶体管SST可以连接到对应的串选择线SSL。多个存储器单元MC1、MC2、...、MC8中的每个可以连接到对应的字线WL1、WL2、...、WL8。接地选择晶体管GST可以连接到对应的接地选择线GSL1至GSL3。串选择晶体管SST可以连接到对应的位线BL1至BL3，接地选择晶体管GST可以连接到公共源极线CSL。尽管图3示出存储器单元阵列210连接到八条字线WL1至WL8和三条位线BL1至BL3，但是本公开不限于此。

再次参照图1和图2，根据一些示例实施方式的热电模块220可以通过第一晶体管241连接到存储器单元阵列210，并可以通过第二晶体管243连接到温度控制电路230。尽管第一晶体管241被示出为NMOS晶体管并且第二晶体管243被示出为PMOS晶体管，但是只要可以控制到热电模块220的电流输入以及从热电模块200的输出，它们可以用其它类型的晶体管、开关、可变电阻器等代替，但是本公开的示例实施方式不限于这些示例。

热电模块220包括热电元件，并可以取决于通过珀耳帖效应输入的温度控制电流的方向来吸收或释放热电元件周围的热量。此外，热电元件可以通过塞贝克效应由于在热电元件周围的温度变化来产生电流，并可以通过所产生的电流产生电力。热电元件可以包括热电半导体，该热电半导体可以包括例如Bi-Te、Pb-Te、Fe-Si、Si-Ge、Mg-Si、Sn-Se等。下面将在图5至图7中说明详细结构。

根据一些示例实施方式的热电模块220可以通过塞贝克效应将由于由存储器单元阵列210产生的热量引起的环境温度变化转变为辅助电力。也就是，可以吸收由存储器单元阵列210产生的热量、将电流输入到存储器单元阵列210中以及在存储器单元阵列210中产生电力。

根据一些示例实施方式的热电模块220还可以将电流输入到存储器单元阵列210中，以增强对存储器单元阵列210的电力供应并增加从存储器单元阵列210产生的热量。

根据一些示例实施方式的热电模块220可以通过珀耳帖效应经由从温度控制电路230输入的温度控制电流而在存储器单元阵列210周围吸收热量，并冷却存储器单元阵列210。

根据一些示例实施方式的温度控制电路230可以通过第二晶体管243连接到热电模块220，并可以连接到电压测量电路240。

根据一些示例实施方式的温度控制电路230可以测量被提供到存储器单元阵列210的温度和被提供到热电模块220的温度。控制信号可以根据测量的温度而向电压测量电路240提供。

根据一些示例实施方式的温度控制电路230可以用作热电模块220中的电流源以将温度控制电流输入到热电模块220中。热电模块220可以根据输入的温度控制电流而吸收由存储器单元阵列210产生的热量。

根据一些示例实施方式的电压测量电路240连接到温度控制电路230，并可以通过第一逆变器242和第二逆变器244中的每个连接到第一晶体管241和第二晶体管243中的每个。根据一些示例实施方式，电压测量电路240可以连接到第一晶体管241和第二晶体管243，而不经过第一逆变器242和第二逆变器244。

根据一些示例实施方式的电压测量电路240可以测量输入到存储器200中的外部电压PWR。尽管外部电压仅被输入到电压发生器260，但是它可以并行输入到存储器200中包括的配置。可以检测在外部电压中发生功率骤降或突然断电。

根据一些示例实施方式的电压测量电路240可以根据从温度控制电路230输入的控制信号来控制第一晶体管241和第二晶体管243。下面将在图8至图11中说明电压测量电路240的具体操作。

控制逻辑250通常可以基于从存储器控制器100接收的命令CMD、地址ADDR和控制信号CTRL来控制存储器200。控制逻辑250可以控制例如存储器200的写入操作、读取操作和擦除操作。控制逻辑250可以输出表示存储器200的状态的就绪信号和忙信号RNB。

控制逻辑250可以向电压发生器260提供电压控制信号CTRL_vol。控制逻辑250可以基于地址信号ADDR生成行地址X-ADDR和列地址Y-ADDR。控制逻辑250可以将行地址X-ADDR提供到行解码器270，并可以将列地址Y-ADDR提供到数据I/O电路290。

电压发生器260可以响应于电压控制信号CTRL_vol生成操作存储器200所需的操作电压。操作电压可以包括例如但不限于字线电压VWL、编程电压、读取电压、验证电压、擦除电压等。

行解码器270可以通过串选择线SSL、字线WL和接地选择线GSL连接到存储器单元阵列210。行解码器270可以响应于行地址X-ADDR选择串选择线SSL、字线WL和接地选择线GSL。行解码器270可以将从电压发生器260提供的操作电压施加到被选择和未被选择的串选择线SSL、字线WL和接地选择线GSL。

页缓冲器电路280可以通过所述多条位线BL连接到存储器单元阵列210。页缓冲器电路280可以包括多个页缓冲器。页缓冲器电路280可以在写操作时临时存储将写入所选择的页中的数据。页缓冲器电路280可以在读取操作时临时存储从所选的页读取的数据。

数据I/O电路290可以通过数据线DL连接到页缓冲器电路280。数据I/O电路290可以在写操作时从存储器控制器100接收例如写数据DATA，并可以基于从控制逻辑250提供的列地址Y-ADDR向页缓冲器电路280提供写数据DATA。数据I/O电路290可以在读操作时基于从控制逻辑250提供的列地址Y-ADDR而将例如存储在页缓冲器电路280中的读数据DATA提供到存储器控制器100。

图4是用于说明根据一些示例实施方式的半导体封装的示例图。

参照图4，根据一些示例实施方式的半导体封装1000a可以包括第一至第三存储器单元阵列210_1至210_3、热电模块220、温度控制电路230和/或电压测量电路240。尽管没有示出，但是图2的存储器200中包括的其它配置也可以被包括在半导体封装1000a中。

第一至第三存储器单元阵列210_1至210_3、热电模块220、温度控制电路230和/或电压测量电路240可以设置在单个相同的基板201上。多个外部连接端子202可以形成在基板201下面以接收外部电信号。所述多个外部连接端子202可以包括金(Au)、银(Ag)、铜(Cu)、镍(Ni)或铝(Al)。

根据一些示例实施方式的第一存储器单元阵列210_1至第三存储器单元阵列210_3中的每个可以包括三维阵列结构，并可以包括NAND闪存、垂直NAND闪存(垂直NAND：VNAND)、NOR闪存、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移扭矩随机存取存储器(STT-RAM)等。此外，根据一些示例实施方式的存储器单元阵列可以被称为包括半导体装置的存储器芯片。

热电模块220可以设置在第一存储器芯片210_1至第三存储器芯片210_3上。下面将在图5至图7中说明热电模块220的详细结构。温度控制电路230和电压测量电路240可以设置在第一存储器芯片210_1至第三存储器芯片210_3下面的相同芯片上，但是可以以另外的堆叠设置在与第一至第三存储器芯片210_1至210_3相同的封装中，而不限于此，并且图4的与温度控制电路230和电压测量电路240的布置相关的布置对应于一示例。

第一存储器芯片210_1至第三存储器芯片210_3、热电模块220、温度控制电路230和/或电压测量电路240可以通过金属线而彼此连接，并可以通过第二金属线连接到多个外部连接端子202。

图5是示出根据一些示例实施方式的图4的热电模块220的透视图。图6是示出根据一些其它示例实施方式的图4的热电模块220的透视图。图7是示出根据一些其它示例实施方式的图4的热电模块220的透视图。

参照图5，布置在X方向上的成对的P型半导体223和N型半导体224(例如，一对P形半导体223-1和N型半导体224-2，和一对P型半导体223-2和N型半导体224-1)构成单个热电偶，并且多个热电偶布置在Y方向上并可以被包括在模块220中。通过包括多个热电偶，热电模块220可以具有改善的热交换性能和容量。布置在Y方向上的相邻热电偶的P型半导体223和N型半导体224的位置可以被颠倒，因此，P型半导体223和N型半导体224可以沿着Y方向交替地布置。形成一个热电偶的P型半导体223和N型半导体224可以通过第一金属膜221而彼此接合。属于热电偶之一的P型半导体223可以通过第二金属膜222接合到属于另一相邻热电偶的N型半导体224。

电压通过接合到第一热电偶的P型半导体223的第二金属膜222和接合到最后一个热电偶的N型半导体224的第二金属膜222被施加以产生电流。通过珀耳帖效应由热电模块220产生的电流导致热量的运动。流动热量的运动方向可以取决于所施加电压的极性而变化。

相反，当向第一金属膜221提供第一设置温度(providing temperature)并向第二金属膜222提供第二设置温度时，通过塞贝克效应可以在第一金属膜221和第二金属膜222中产生电流。电流的方向可以取决于第一设置温度与第二设置温度之间的温度比较而变化。特别地，该第二设置温度为提供给存储器芯片(即存储器单元阵列)210的设置温度。在一些示例实施方式中，第一设置温度和第二设置温度中的至少一个反映提供给存储器芯片的设置温度。

图6是图5的修改示例。将主要描述与图5所示的热电模块220的差异。参照图6，布置在Y方向上的成对的P型半导体223和N型半导体224(例如，一对P形半导体223-1和N型半导体224-1，和一对P型半导体223-2和N型半导体224-2)构成单个热电偶，并且多个热电偶可以布置在Y方向上并被包括在模块220中。布置在X方向上的相邻热电偶的P型半导体223和N型半导体224的位置可以颠倒，因此，P型半导体223和N型半导体224可以沿着Y方向交替地布置。X方向和Y方向可以彼此改变。

图7是图6的修改示例。将主要描述与图6所示的热电模块220的差异。参照图7，如图6的示例实施方式中，布置在Y方向上的一对P型半导体223和N型半导体224形成单个热电偶，并且多个热电偶可以布置在Y方向上并被包括在热电模块220中。

然而，P型半导体223和N型半导体224在Y方向上延伸，并且从平面的视角可以与第一金属膜221和第二金属膜222部分地重叠，并且在平面图中第一金属膜221和第二金属膜222可以不彼此重叠。

图8是用于说明根据一些示例实施方式的半导体封装的操作的流程图。图9是用于说明图8的S110和S111的操作的图。图10是用于说明图8的S120和S121的操作的图。图11是用于说明图8的S120和S130的操作的图。

参照图8和图9，电压测量电路可以测量输入到存储器单元阵列的电压是否被稳定地保持(S110)。

热电模块220向存储器单元阵列210提供辅助电力(S111)。当电压PWR没有被稳定地保持(功率骤降或突然断电)时，电压测量电路240可以通过第一逆变器242和第二逆变器244开启第一晶体管241并关闭第二晶体管243。

热电模块220可以将从存储器单元阵列210吸收的热量转变为辅助电流I_Auxiliary，并通过第一晶体管241将辅助电流I_Auxiliary输入到存储器单元阵列210中以提供辅助电力。

另外参照图4和图10，温度控制电路230检查第一设置温度和第二设置温度之间的温度变化是否大于目标温度变化(S120)。

当电压PWR被稳定地保持时，温度控制电路230可以检查提供到热电模块220的第一金属膜221的第一设置温度T1和提供到第二金属膜222的第二设置温度T2之间的温度变化ΔT是否大于预设目标温度变化T_TG的大小。

当第一设置温度和第二设置温度之间的温度变化大于目标温度变化的大小时，温度控制电路可以将温度控制电流输入到热电模块中(S121)。温度控制电路230可以将第二控制信号Sig 2输入到电压测量电路240中，并执行控制以关闭第一晶体管241并开启第二晶体管243。

温度控制电路230可以通过第二晶体管243将温度控制电流I输入到热电模块220中。热电模块220可以接收温度控制电流并吸收从存储器单元阵列210释放的热量以降低提供到存储器单元阵列210的设置温度。

另外参照图4和图11，当第一设置温度和第二设置温度之间的温度变化小于目标温度变化时，热电模块向存储器单元阵列210提供辅助电力(S130)。

温度控制电路230可以将第三控制信号Sig 3输入到电压测量电路240中并执行控制以开启第一晶体管241并关闭第二晶体管243。

热电模块220可以将从存储器单元阵列210吸收的热量转变为电流I，并将该电流输入到存储器单元阵列210中以增加提供到存储器单元阵列210的设置温度。

图12至图14是示出根据一些其它示例实施方式的半导体封装的示例视图。图12至图14是图4的修改示例。将主要描述与图4所示的热电模块220的差异。

参照图12，热电模块220可以包括第一热电模块220a和第二热电模块220b。第一热电模块220a包括第一金属膜221a、第二金属膜222a、P型半导体223a和/或N型半导体224a，如图4的热电模块220中，并可以设置在第一存储器芯片210_1至第三存储器芯片210_3上。

第二热电模块220b包括第一金属膜221b、第二金属膜222b、P型半导体223b和/或N型半导体224b，如图4的热电模块220中，并可以被包括在第一存储器芯片210_1至第三存储器芯片210_3与基板201之间。

参照图13，当与图12的热电模块220相比时，图13的热电模块220还可以包括第三热电模块220c。第三热电模块220c可以包括第一金属膜221c、第二金属膜222c、P型半导体223c和N型半导体224c，并且可以设置在第一存储器芯片210_1至第三存储器芯片210_3之间。尽管第三热电模块220c被示出为设置在第一存储器芯片210_1和第二存储器芯片210_2之间，但是示例实施方式不限于此。

参照图14，半导体封装1000d可以包括在基板201上的第一堆叠Sa和第二堆叠Sb。第一堆叠Sa可以包括第一存储器芯片210_1至第三存储器芯片210_3、第一热电模块220a、第一温度控制电路230a和/或第一电压测量电路240a，如图4的半导体封装1000a中。

第二堆叠Sb可以包括第四存储器芯片210_4至第六存储器芯片210_6、第二热电模块220b、第二温度控制电路230b和/或第二电压测量电路240b，如第一堆叠Sa中。

第一热电模块220a和第二热电模块220b中的每个可以提供在第一存储器芯片210_1至第三存储器芯片210_3以及第四存储器芯片210_4至第六存储器芯片210_6中的每个上。

第一堆叠Sa和第二堆叠Sb可以通过基板201、金属线等而彼此电连接。尽管第一堆叠Sa和第二堆叠Sb对于温度控制电路230被分成第一温度控制电路230a和第二温度控制电路230b，并对于电压测量电路240被分成第一电压测量电路240a和第二电压测量电路240b，但是示例实施方式不限于此，根据示例实施方式，第一堆叠Sa和第二堆叠Sb可以被实现为单个温度控制电路230和单个电压测量电路240的每个。

图15是以平面视角示出根据一些其它示例实施方式的半导体封装的示例平面图。图16是图15的半导体封装沿着线A-A截取的视图。图15是图4的修改示例。将主要描述与图4所示的热电模块220的差异。

参照图15和图16，热电模块220可以被提供为沿着基板201的边缘延伸的形式。热电模块220包括沿着基板201的边缘交替地布置的P型半导体223和N型半导体224，并可以具有围绕第一存储器芯片210_1至第三存储器芯片210_3的侧壁的环形。尽管P型半导体223和N型半导体224可以布置为沿着基板201的边缘的线，但是它们可以布置为多条线(例如两条线)，而不限于此。

此外，第一金属膜221的上表面和第三存储器芯片210_3的上表面可以形成相同的平面，并且第二金属膜222的下表面和基板201可以彼此接触。

图17是示出根据另一示例实施方式的包括存储装置的系统的框图。图17是图1和图2的修改示例。

系统2可以包括主机10_1、PMIC(电力管理集成电路)10_2、第一存储装置20和/或第二存储装置30。

主机10_1可以与图1的第一主机10类似地将数据操作请求REQ和地址ADDR发送到第一存储装置20和第二存储装置30，并可以向第一存储装置20和第二存储装置30发送数据DATA以及从第一存储装置20和第二存储装置30接收数据DATA。

PMIC 10_2连接到电源(例如电池)，并可以控制分配到系统2的每个部件的电力的水平。尽管PMIC 10_2与主机10_1分开，但是PMIC 10_2可以被包括在主机10_1中，而不限于此。例如，尽管没有示出，但是PMIC 10_2可以响应于从电力管理单元(PMU)接收的控制信号而控制被施加到系统2中包括的天线、调制解调器、RF电路、处理器、温度传感器、第一存储装置20和第二存储装置30的电压的电平。

PMIC 10_2可以控制和测量第一外部电压和第二外部电压，它们各自被输入到第一存储器单元阵列210和第二存储器单元阵列310。

PMIC 10_2可以根据从第一温度控制电路230和第二温度控制电路330输入的控制信号而控制将输入到第一热电模块220和第二热电模块320的电流以及从第一热电模块220和第二热电模块320输出的电流中的每个。PMIC 10_2可以调整从第一热电模块220和第二热电模块320输出的第一和第二辅助电流I_Auxiliary，以控制施加到第一存储器单元阵列210和第二存储器单元阵列310中的每个的辅助电力。

第一存储装置20和第二存储装置30中的每个可以包括第一存储器单元阵列210和第二存储器单元阵列310、第一热电模块220和第二热电模块320和/或第一温度控制电路230和第二温度控制电路330，如图1和图2的存储装置20中。

与图1和图2的存储装置20不同，第一存储装置20和第二存储装置30不包括电压测量电路，而是，PMIC 10_2可以起到图1和图2的电压测量电路的功能。

根据本公开的一些示例实施方式的系统可以稳定地提供电压(例如电力)。通过利用根据示例实施方式的热电模块220的塞贝克效应，当电源的特定电平不平滑时，可以向存储器单元阵列210提供辅助电力以增强存储装置20的可靠性。

根据本公开的一些示例实施方式的系统可以利用热电模块220的珀耳帖效应来减小存储器单元阵列210中的温度变化并减小存储装置20的延迟，从而提高性能。

此外，当温度变化小时，使用热电模块220的塞贝克效应，电流被另外地提供给存储装置20，这能够有效地利用低功耗效果。

在结束详细描述时，本领域技术人员将理解，可以对优选的示例实施方式进行许多变化和修改，而实质上没有脱离本公开的原理。因此，本公开的所公开的优选示例实施方式仅以一般性和描述性的含义来使用，而不是为了限制的目的。

本申请要求于2020年5月8日在韩国知识产权局提交的韩国专利申请第10-2020-0055194号的优先权，其全部内容通过引用结合于此。