具体实施方式

下面，将参照附图来详细说明本发明的实施例。

图1示出了根据本发明的示例性实施例的用于测量时间的方法的流程图。

参照图1，根据本发明的示例性实施例的用于测量时间的方法可包括以下步骤。

在步骤110，可接收START信号和STOP信号。

例如，在量子通信设备（诸如，量子密钥分发系统中的接收端）中，可将由同步光触发的电脉冲信号作为START信号接收，将由信号光触发的电脉冲信号作为STOP信号接收。然而，本发明并不限于此。根据需要，也可将其他光信号触发的电脉冲信号或其他的电脉冲信号作为START信号接收，将其他光信号触发的电脉冲信号或其他的电脉冲信号作为STOP信号接收。

在步骤120，可使用同一时钟对上述信号进行采样，以产生与START信号对应的START比特串以及与STOP信号对应的STOP比特串，在比特串中以第一比特指示上述信号中的高电平，以第二比特指示上述信号中的低电平。

例如，可以以比特“1”指示上述信号中的高电平，以比特“0”指示上述信号中的低电平。然而，本发明并不限于此，例如，根据需要，也可以以比特“0”指示上述信号中的高电平，以比特“1”指示上述信号中的低电平。

在步骤130，可从START比特串中提取START信号的上升沿，从STOP比特串中提取STOP信号的上升沿，该START信号的上升沿对应于START比特串中的由第二比特跳变至第一比特的比特位，该STOP信号的上升沿对应于STOP比特串中的由第二比特跳变至第一比特的比特位。

在示例中，可将START比特串和STOP比特串从串行数据转换成并行数据；将并行数据中的连续相邻的多个第一比特处理成独热码，该独热码对应于比特串中的由第二比特跳变至第一比特的比特位；根据独热码从START比特串中提取START信号的上升沿并且从STOP比特串中提取STOP信号的上升沿。

图2示出了根据本发明的示例性实施例的用于从比特串中提取START信号的上升沿和STOP信号的上升沿的示意图。

参照图2，第一行示出的信号为START信号1010，第二行示出的信号为STOP信号1020，第三行示出的信号为时钟1030，第四行和第五行示出的比特串分别为通过时钟1030的上升沿对START信号1010进行采样（即，与操作）而产生的与START信号1010对应的串行数据1040以及通过时钟1030的上升沿对STOP信号1020进行采样而产生的与STOP信号1020对应的串行数据1050，第六行和第七行示出的比特串分别为按照8 位位宽对串行数据1040进行串并转换而产生的并行数据1060以及按照8位位宽对串行数据1050进行串并转换而产生的并行数据1070，第八行和第九行示出的比特串分别为通过将并行数据1060中的连续相邻的多个比特“1”处理成独热码Bit1而产生的并行数据1080以及通过将并行数据1070中的连续相邻的多个比特“1”处理成独热码Bit2而产生的并行数据1090（即，保持并行数据中的由比特“0”跳变至比特“1”的比特位Bit1和Bit2上的比特值不变而将并行数据中的其他比特位上的比特值“1”置为“0”），基于上述串并转换和独热码处理，可从并行数据1080中提取独热码Bit1作为START信号的上升沿，从并行数据1090中提取独热码Bit2作为STOP信号的上升沿。

应当理解，尽管图2示出了按照8 位位宽将比特串从串行数据转换成并行数据的示例，但是该示例仅仅示意性的，本发明并不限于此。根据需要，也可按照16位、32位或64位等位宽将比特串从串行数据转换成并行数据。

在步骤140，可基于START信号的上升沿与STOP信号的上升沿之间的比特位的计数以及时钟的周期来确定START信号与STOP信号之间的时间间隔。

在示例中，可根据在START信号的上升沿所在的并行数据与STOP信号的上升沿所在的并行数据之间包括的并行数据中的比特位的计数以及时钟的周期来计算START信号与STOP信号之间的粗测时间间隔；根据START信号的上升沿所在的比特位以及时钟的周期来计算针对START信号的上升沿的第一细测时间间隔；根据STOP信号的上升沿所在的比特位以及时钟的周期来计算针对STOP信号的上升沿的第二细测时间间隔；将粗测时间间隔、第一细测时间间隔和第二细测时间间隔汇总求和，以得到START信号与STOP信号之间的时间间隔。

再次参照图2，T₀为START信号与STOP信号之间的粗测时间间隔T₀，T₁为针对START信号的上升沿的第一细测时间间隔，T₂为针对STOP信号的上升沿的第二细测时间间隔。

在图2示出的示例中，在START信号的上升沿所在的并行数据与STOP信号的上升沿所在的并行数据之间包括2个并行数据，由于一个并行数据中存在8个比特位，因此在START信号的上升沿所在的并行数据与STOP信号的上升沿所在的并行数据之间包括的比特位的计数为16，根据该计数可将START信号与STOP信号之间的粗测时间间隔T₀计算为16×τ，该τ为时钟周期。

另外，在图2示出的示例中，START信号的上升沿所在的比特位Bit1位于其所在并行数据中的第二个比特位，换言之，在START信号的上升沿与其所在并行数据的末端之间包括的比特位的计数为7，根据该计数可将针对START信号的上升沿的第一细测时间间隔T₁计算为7×τ，该τ为时钟周期。

另外，在图2示出的示例中， STOP信号的上升沿所在的比特位Bit2位于其所在并行数据中的第三个比特位，换言之，在STOP信号的上升沿与其所在并行数据的首端之间包括的比特位的计数为3，根据该计数可将针对STOP信号的上升沿的第二细测时间间隔T₂计算为3×τ，该τ为时钟周期。

因此，在图2示出的示例中，START信号与STOP信号之间的时间间隔可计算为16×τ＋7×τ＋3×τ。

应当理解，尽管图2还示出了用于测量START信号与STOP信号之间的时间间隔的示例，但是该示例仅仅是示意性的，本发明并不限于此。例如，也可通过直接地统计START信号的上升沿与STOP信号的上升沿之间的比特位的计数来计算START信号与STOP信号之间的时间间隔。

图3示出了根据本发明的示例性实施例的用于测量时间的装置的结构框图。

参照图3，根据本发明的示例性的用于测量时间的装置至少可包括信号接收单元310、比特串产生单元320、上升沿提取单元330和时间测量单元340，其中，信号接收单元310可被配置为接收START信号和STOP信号；比特串产生单元320可被配置为使用同一时钟对上述信号进行采样，以产生与START信号对应的START比特串以及与STOP信号对应的STOP比特串，在比特串中以第一比特指示上述信号中的高电平，以第二比特指示上述信号中的低电平；上升沿提取单元330可被配置为从START比特串中提取START信号的上升沿，从STOP比特串中提取STOP信号的上升沿，该START信号的上升沿对应于START比特串中的由第二比特跳变至第一比特的比特位，该STOP信号的上升沿对应于STOP比特串中的由第二比特跳变至第一比特的比特位；时间测量单元340可被配置为基于START信号的上升沿与STOP信号的上升沿之间的比特位的计数以及时钟的周期来确定START信号与STOP信号之间的时间间隔。

在图3所示的装置中，上升沿提取单元330可进一步包括串并转换单元、独热码处理单元和独热码提取单元（未示出），其中，串并转换单元可被配置为将START比特串和STOP比特串从串行数据转换成并行数据；独热码处理单元可被配置为将并行数据中的连续相邻的多个第一比特处理成独热码，独热码可对应于比特串中的由第二比特跳变至第一比特的比特位；独热码提取单元可被配置为根据独热码从START比特串中提取START信号的上升沿并且从STOP比特串中提取STOP信号的上升沿。另外，在示例中，并行数据的位宽可以是8位，也可以是16位、32位或64位。根据需要，可选择合适的位宽来进行上述串并转换和独热码处理。

在图3所示的装置中，时间测量单元340可进一步包括时间粗测单元、第一时间细测单元、第二时间细测单元和汇总求和单元（未示出），其中，时间粗测单元可被配置为根据在START信号的上升沿所在的并行数据与STOP信号的上升沿所在的并行数据之间包括的并行数据中的比特位的计数以及时钟的周期来计算START信号与STOP信号之间的粗测时间间隔；第一时间细测单元可被配置为根据START信号的上升沿所在的比特位以及时钟的周期来计算针对START信号的上升沿的第一细测时间间隔；第二时间细测单元可被配置为根据STOP信号的上升沿所在的比特位以及时钟的周期来计算针对STOP信号的上升沿的第二细测时间间隔；汇总求和单元可被配置为将粗测时间间隔、第一细测时间间隔和第二细测时间间隔汇总求和，以得到START信号与STOP信号之间的时间间隔。

下面，将参照图4和图5进一步地详细地描述上述用于测量时间的方法和装置在量子通信设备中的应用。

图4示出了根据本发明的示例性实施例的在量子通信设备（诸如，量子通信系统中的接收端或Bob端）中经由可编程控制器测量光子到达时间的示意图。图5示出了根据本发明的示例性实施例的在量子通信设备中经由可编程控制器产生的比特串的示意图。

在图4和图5示出的量子通信设备中，单光子探测器D₀可将同步光到达时所产生的电脉冲信号作为START信号传送给可编程控制器FPGA，单光子探测器D₁可将信号光到达时所产生的电脉冲信号作为STOP信号传送给可编程控制器FPGA，此外，单光子探测器D₂还可将信号光到达时所产生的电脉冲信号作为STOP信号传送给可编程控制器FPGA。可编程控制器FPGA可被配置为经由设置在其内部的收发器接收START信号和STOP信号，然后通过收发器中的串并转换模块SIPO（未示出）使用同一时钟Clock对上述信号进行采样，以产生与START信号对应的比特串Start以及与STOP信号对应的比特串Stop0和Stop1，在比特串中以比特“1”指示上述信号中的高电平，以比特“0”指示上述信号中的低电平，并且将产生的上述比特串从串行数据转换成并行数据。进一步地，可编程控制器FPGA还可被配置为将并行数据中的连续相邻的多个比特“1”处理成独热码，以从上述比特串中分别提取出START信号的上升沿以及各路STOP信号的上升沿，然后按照如前所述的方法基于START信号的上升沿与各路STOP信号的上升沿之间的比特位的计数以及时钟Clock的周期来确定START信号与各路STOP信号之间的时间间隔。

应当理解，尽管图4和图5示出了在量子通信设备中对光子到达时间进行测量的示例，但是本发明并不限于于此，也可使用上述用于测量时间的方法和装置在其他设备或系统中进行信号之间的时间测量。

可以看出，根据本发明的示例性实施例的用于测量时间的方法和装置无需设置延时链以及复杂的运算即可实现对诸如但不限于光子到达信号的时间测量，这样不仅能够省去了针对外部TDC模块所使用的硬件电路和芯片，提升设备的集成化和小型化，而且还能够满足系统（诸如，但不限于，量子通信系统）的高速运行要求。

尽管已参照优选实施例表示和描述了本申请，但本领域技术人员应该理解，在不脱离由权利要求限定的本申请的精神和范围的情况下，可以对这些实施例进行各种修改和变换。