自动频率校准装置
阅读说明：本技术 自动频率校准装置 (Automatic frequency calibration device ) 是由 周春元 罗俊 刘文冬 高伟 张慧 于 2021-08-17 设计创作，主要内容包括：本发明公开了一种自动频率校准装置,包括重采样2～(n)分频器、频率误差检测器、有限状态机；其中,重采样2～(n)分频器接收压控振荡器输出信号并进行重采样及分频处理,生成2～(n)个相位不同且均匀分布于2π范围内的输出时钟信号；频率误差检测器接收输出时钟信号并进行计数累加处理得到计数累加值,与目标计数值比较获取计数差值；有限状态机根据计数差值搜索最小频率误差值,并将其对应的电容阵列码传输至电容阵列。本发明在确保校准时间的同时极大提高了校准精度,并且降低了计数器工作频率,能够应用于需要超宽频率调谐范围压控振荡器的系统中,如手机射频芯片、IoT物联网芯片、毫米波雷达系统等。(The invention discloses an automatic frequency calibration device, which comprises a resampling device 2 n A frequency divider, a frequency error detector, a finite state machine; wherein resampling 2 n The frequency divider receives the output signal of the voltage-controlled oscillator, performs resampling and frequency division processing, and generates 2 n The output clock signals with different phases and uniformly distributed in a 2 pi range; the frequency error detector receives the output clock signal and performs counting and accumulating processing to obtain a counting accumulated value, and the counting accumulated value is compared with a target counting value to obtain a counting difference value; and the finite state machine searches for the minimum frequency error value according to the counting difference value and transmits the corresponding capacitor array code to the capacitor array. The invention greatly improves the calibration precision while ensuring the calibration time, reduces the working frequency of the counter, and can be applied to systems needing an ultra-wide frequency tuning range voltage-controlled oscillator, such as a mobile phone radio frequency chip, an IoT (Internet of things) chip, a millimeter wave radar system and the like.)
技术领域
本发明涉及压控振荡器的频率校准技术领域，特别涉及一种自动频率校准装置。
背景技术
在众多应用领域尤其是多标准多频带的应用领域中，锁相环中的压控振荡器(Voltage-Controlled Oscillator，简称VCO)需要较宽的频率调谐范围；为了确保锁相环的相位噪声性能，压控振荡器的模拟调谐范围即其增益值不宜过大，因此数字频率调谐技术就成了扩大压控振荡器频率范围的唯一选择。
在压控振荡器(VCO)数字频率调谐技术出现的同时，自动频率校准技术也随之得到发展，并先后发展出了调谐电压监测闭环(V-tune Monitoring Closed Loop)、相对频率比较开环(Relative Frequency Comparison Open Loop)、相对周期比较开环(RelativePeriod Comparison Open Loop)以及频率误差检测(Frequency Error Detector)等技术。
然而，发明人经研究发现，调谐电压闭环监测技术通过监测每次锁相环锁定后的稳定电压值Vtune来判断压控振荡器的子带移动方向，由于锁相环的锁定时间tlock通常都在几十微秒甚至上百微秒量级，因此即使采用最快速的二进制搜索算法，对于数字调谐位宽为w位的压控振荡器来说需要消耗w·tlock时间，由此可见该技术方案存在时间长、效率低的问题；
相对频率比较开环技术中，在参考时钟频率信号fref的k个周期时间段内，对参考时钟频率信号fref和锁相环环路校准时钟频率信号fcal分别进行计数，然后对两者的计数值进行比较并获取其差值，根据差值判断压控振荡器的数字控制码变化；由于比较的是fref和fcal的计数值，因此需要fref和fcal的值相接近，则校准分频比Ncal等于环路分频比N＝fvco/fref；该技术方案中，频率校准精度为N·fref/k，校准时间为w·k/fref，校准精度和校准时间需要通过计数窗口k值进行折中处理，例如fref＝100MHz且N＝128的情况下，要达到1MHz的频率校准精度时相应计数窗口k的取值为12800，对于数字调谐位宽为w＝4位的压控振荡器来说其校准时间长达512μs，可见该技术方案同样存在时间长、效率低的问题；
相对周期比较开环技术将参考时钟频率信号fref和锁相环环路反馈时钟频率信号fb通过时间电压转换器转换为相应电压值进行比较获得差值，根据差值判断压控振荡器的数字控制码变化；相对周期比较开环技术对于整数锁相环路来说效率较高，而对于分数锁相环路来说由于其需要开启ΔΣ调制器，导致时间电压转换器进行电压转换后的电压稳定时间较长，随着校准精度的提高，其校准时间也相应地变长，需要进行折中处理；
频率误差检测(Frequency Error Detector，简称FED)技术是目前应用最广泛的压控振荡器自动频率校准技术，其由频率误差检测器(FED)和有限状态机(Finite StateMachine，简称FSM)构成；锁相环开环状态时，在指定k个参考时钟Tref时间内对压控振荡器分频后的校准时钟频率信号fcal进行计数，然后和目标计数值Ntarget进行比较并获取两者差值，根据差值判断压控振荡器子带移动方向，其中当校准分频比Ncal＝1时则fcal等于压控振荡器频率fvco；该技术方案中，频率校准精度为Ncal·fref/k，校准时间为w·k/fref；不同于相对频率比较开环技术，频率误差检测技术中引入了目标计数值Ntarget，因此Ncal可以不等于环路分频比N；当Ncal取值减小时，fcal随之提高，校准频率精度也得到相应改善；然而，随着Ncal的取值减小，校准装置中计数器的工作频率也随之提高，从而大大增加了计数器的实施难度。
综上可见，现有技术中自动频率校准技术存在频率校准精度低或者校准时间长的问题，整体校准效率低下，尽管频率误差检测技术可以通过减小校准分频比Ncal来提高频率校准精度且确保校准时间不变，但是计数器的工作频率随之提高，实现难度加大。
发明内容
基于此，为解决现有技术中的技术问题，特提出了一种自动频率校准装置，包括重采样2n分频器、频率误差检测器、有限状态机；
其中，所述重采样2n分频器接收压控振荡器输出信号并进行重采样及分频处理，生成2n个相位不同且均匀分布于2π范围内的输出时钟信号，其中n为大于等于2的整数；所述重采样2n分频器将2n个输出时钟信号输入至与其相连接的所述频率误差检测器；
其中，所述频率误差检测器接收2n个输出时钟信号并进行计数累加处理得到计数累加值，将所述计数累加值与目标计数值进行比较获取计数差值；所述频率误差检测器将所述计数差值输入至与其相连接的所述有限状态机；
其中，所述有限状态机根据接收到的计数差值搜索最小频率误差值，并将最小频率误差值对应的电容阵列码传输至压控振荡器的电容阵列。
在一种实施例中，所述重采样2n分频器包括预分频器、重采样均匀相位分频器；所述预分频器连接至所述重采样均匀相位分频器；
其中，所述预分频器为2分频器；所述预分频器接收压控振荡器输出信号并进行2分频处理，生成两路差分输出信号；所述预分频器将两路差分输出信号输出至所述重采样均匀相位分频器；
其中，所述重采样均匀相位分频器为2n-1分频器；重采样均匀相位分频器接收预分频器的两路差分输出信号并进行重采样及2n-1分频处理，生成2n个相位不同且均匀分布于2π范围内的输出时钟信号。
在一种实施例中，所述重采样均匀相位分频器包括2n-1个串行连接的重采样分频单元；每个重采样分频单元包括第一反相器、第二反相器、第三反相器、第四反相器、第一触发器、第二触发器；其中，所述第一触发器、所述第二触发器为D触发器。
在一种实施例中，对于重采样均匀相位分频器中第m个重采样分频单元，其中m＝1,2,...2n-1：
所述预分频器生成的两路差分输出信号包括第一差分输出信号、第二差分输出信号；
当m为奇数时，第一反相器的正相使能端、第二反相器的正相使能端接收第二差分输出信号，第一反相器的反相使能端、第二反相器的反相使能端接收第一差分输出信号；
当m为偶数时，第一反相器的正相使能端、第二反相器的正相使能端接收第一差分输出信号，第一反相器的反相使能端、第二反相器的反相使能端接收第二差分输出信号；
第一反相器的输出端连接至第一触发器的数据输入端，并连接至第四反相器的输入端；第二反相器的输出端连接至第二触发器的数据输入端，并连接至第三反相器的输入端；第三反相器的输出端连接至第四反相器的输入端，第四反相器的输出端连接至第三反相器的输入端；
第一触发器的时钟输入端、第二触发器的时钟输入端接收压控振荡器输出信号；第一触发器的输出端输出该第m个重采样分频单元的第一输出时钟信号clkm，第二触发器的输出端输出该第m个重采样分频单元的第二输出时钟信号其中m＝1,2,...2n-1，n为大于等于2的整数；
第m个重采样分频单元的第一反相器的输出端连接至与其串联的下一重采样分频单元即第m+1个重采样分频单元的第二反相器的输入端，其中m＝1,2,...2n-1-1；第m个重采样分频单元的第二反相器的输出端连接至与其串联的下一重采样分频单元即第m+1个重采样分频单元的第一反相器的输入端，其中m＝1,2,...2n-1-1；
当m＝2n-1时，即第2n-1个重采样分频单元的第一反相器的输出端连接至第1个重采样分频单元的第一反相器的输入端，第2n-1个重采样分频单元的第二反相器的输出端连接至第1个重采样分频单元的第二反相器的输入端。
在一种实施例中，所述频率误差检测器包括2n个计数器、累加器、比较器；所述2n个计数器在k个参考时钟周期时间内对重采样2n分频器输出的2n个输出时钟信号分别计数得到2n个计数值，其中k为计数参考时钟周期数；所述2n个计数器连接至所述累加器，所述累加器将2n个计数值进行累加处理获得计数累加值；所述累加器连接至所述比较器，所述累加器将计数累加值输入至比较器；
所述比较器具有第一输入端、第二输入端；所述比较器的第一输入端接收计数累加值，所述比较器的第二输入端接收目标计数值Ntarget＝k·N.f，其中N.f为环路分数分频比；所述比较器获取所述计数累加值与所述目标计数值之间的差值，得到计数差值；所述计数差值包括符号位和绝对值，所述计数差值的绝对值为频率误差值；所述频率误差检测器将所述计数差值输入至所述有限状态机。
在一种实施例中，所述自动频率校准装置还包括计数时钟控制器；所述计数时钟控制器接收参考时钟信号；所述计数时钟控制器根据参考时钟信号生成控制信号，并发送至与其相连接的所述频率误差检测器，所述控制信号用于控制计数器、累加器、计数比较器分别进行计数、累加、比较处理。
在一种实施例中，所述有限状态机包括搜索单元、最小误差码查找单元、输出码选择单元；所述搜索单元连接至所述输出码选择单元；所述最小误差码查找单元连接至所述输出码选择单元；
所述搜索单元接收计数差值的符号位；所述搜索单元根据计数差值的符号位确定压控振荡器的子带移动搜索方向；
所述最小误差码查找单元接收计数差值的绝对值；所述最小误差码查找单元存储有最小频率误差值，所述最小误差码查找单元将其接收的计数差值的绝对值与当前存储的最小误差值进行比较，当接收的计数差值的绝对值小于当前存储的最小误差值时，则最小频率误差查找单元更新并存储该计数差值的绝对值为当前的最小频率误差值，同时更新对应的电容阵列码，所述电容阵列码对应于压控振荡器的子带编号；
所述最小误差码查找单元在搜索过程中始终保存具有最小频率误差值的电容阵列码直至搜索结束；搜索结束后，输出码选择单元将所述最小误差码查找单元中存储的最小频率误差值所述对应的电容阵列码传输至压控振荡器的电容阵列。
在一种实施例中，所述搜索单元根据计数差值的符号位确定压控振荡器的子带移动搜索方向，具体包括：
当计数差值的符号位为负时，所述搜索单元指示压控振荡器子带向频率高的方向移动搜索；当计数差值的符号位为正时，所述搜索单元指示压控振荡器子带向频率低的方向移动搜索。
在一种实施例中，所述有限状态机采用二进制搜索算法进行最小频率误差值及对应电容阵列码的搜索。
实施本发明实施例，将具有如下有益效果：
本发明的自动频率校准装置中通过引入了2n分频器来得到2n个均匀相位的输出时钟信号，大大降低计数器的工作频率，例如当n取值为4时，计数器的工作频率仅为压控振荡器输出信号频率的1/16；为了克服现有技术中相位均匀性易受工艺影响的缺陷，通过引入时钟重采样技术即利用压控振荡器输出信号对2n分频后的输出时钟信号进行重采样处理来确保2n个输出时钟信号的相位均匀分布在2π(360°)范围内，大大降低了由于相位均匀性恶化而导致的计数误差，使得该计数方案的计数误差无限接近于对压控振荡器输出信号直接进行计数而产生的误差值。本发明的方案能够广泛应用于需要超宽频率调谐范围压控振荡器的各种系统中，例如2G/3G/4G手机多模多带射频芯片、IoT物联网芯片、毫米波雷达系统，尤其是在振荡频率高的压控振荡器系统如毫米波雷达系统中更具有明显优势。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1为本发明中自动频率校准装置的示意图；
图2为本发明中重采样均匀相位分频器的电路示意图；
图3.1为4分频器输出时钟信号的计数波形图；
图3.2为4分频器输出时钟信号相位不均匀时的计数波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明公开了一种自动频率校准装置，包括重采样2n分频器、频率误差检测器、有限状态机；
所述重采样2n分频器连接至所述频率误差检测器；所述频率误差检测器连接至所述有限状态机；
其中，所述重采样2n分频器接收压控振荡器输出信号并进行重采样及分频处理，生成2n个相位不同且均匀分布于2π范围内的输出时钟信号；所述重采样2n分频器将2n个输出时钟信号输入至与其相连接的所述频率误差检测器；
特别地，所述重采样2n分频器包括预分频器、重采样均匀相位分频器，其中n为大于等于2的整数；所述预分频器连接至所述重采样均匀相位分频器；
其中，所述预分频器为2分频器；所述预分频器接收压控振荡器输出信号fvco并进行2分频处理，生成两路差分输出信号；两路差分输出信号包括第一差分输出信号ckip、第二差分输出信号ckin；所述预分频器将两路差分输出信号输出至所述重采样均匀相位分频器；
其中，所述重采样均匀相位分频器为2n-1分频器；重采样均匀相位分频器接收预分频器的两路差分输出信号并进行重采样及2n-1分频处理，生成2n个相位不同且相位均匀分布于2π范围(360°范围)内的输出时钟信号clki，其中i＝1,2,...2n，n为大于等于2的整数；
特别地，所述重采样均匀相位分频器包括2n-1个串行连接的重采样分频单元；每个重采样分频单元包括第一反相器、第二反相器、第三反相器、第四反相器、第一触发器、第二触发器；其中，第一触发器、第二触发器为D触发器；
其中，D触发器具有数据输入端即D输入端、时钟输入端即CLK输入端、正相输出端即Q输出端；
如图2所示，对于重采样均匀相位分频器中第m个重采样分频单元，其中m＝1,2,...2n-1，n为大于等于2的整数：
所述预分频器生成的两路差分输出信号包括第一差分输出信号ckip、第二差分输出信号ckin；
当m为奇数时，第一反相器的正相使能端、第二反相器的正相使能端接收第二差分输出信号ckin，第一反相器的反相使能端、第二反相器的反相使能端接收第一差分输出信号ckip；
当m为偶数时，第一反相器的正相使能端、第二反相器的正相使能端接收第一差分输出信号ckip，第一反相器的反相使能端、第二反相器的反相使能端接收第二差分输出信号ckin；
第一反相器的输出端连接至第一触发器的数据输入端(D输入端)，并连接至第四反相器的输入端；第二反相器的输出端连接至第二触发器的数据输入端(D输入端)，并连接至第三反相器的输入端；第三反相器的输出端连接至第四反相器的输入端，第四反相器的输出端连接至第三反相器的输入端；
第一触发器的时钟输入端(CLK输入端)、第二触发器的时钟输入端(CLK输入端)接收压控振荡器输出信号fvco；第一触发器的输出端输出该重采样分频单元的第一输出时钟信号clkm，第二触发器的输出端输出该重采样分频单元的第二输出时钟信号其中m＝1,2,...2n-1，n为大于等于2的整数；
第m个重采样分频单元的第一反相器的输出端连接至与其串联的下一重采样分频单元即第m+1个重采样分频单元的第二反相器的输入端，其中m＝1,2,...2n-1-1；第m个重采样分频单元的第二反相器的输出端连接至与其串联的下一重采样分频单元即第m+1个重采样分频单元的第一反相器的输入端，其中m＝1,2,...2n-1-1；
当m＝2n-1时，即第2n-1个重采样分频单元的第一反相器的输出端连接至第1个重采样分频单元的第一反相器的输入端，第2n-1个重采样分频单元的第二反相器的输出端连接至第1个重采样分频单元的第二反相器的输入端；
由上述可见，重采样分频单元中的触发器利用压控振荡器输出信号对其输出时钟信号进行重采样处理，从而确保重采样均匀相位分频器输出的2n个输出时钟信号clki的相位均匀分布于2π范围(360°范围)内；
所述重采样分频单元提高了2n个输出时钟信号clki的相位均匀性，降低相位均匀性恶化导致的额外计数误差，从而提高了频率校准精度；其中，输出时钟信号频率与压控振荡器输出信号频率fvco之间的关系为：
所述重采样2n分频器连接至所述频率误差检测器；所述重采样2n分频器将2n个输出时钟信号clki输入至所述频率误差检测器；
其中，所述频率误差检测器接收2n个输出时钟信号并进行计数累加处理得到计数累加值，将所述计数累加值与目标计数值进行比较获取计数差值；所述频率误差检测器将所述计数差值输入至与其相连接的所述有限状态机；
特别地，所述频率误差检测器(FED)包括2n个计数器、累加器、比较器；所述2n个计数器在k个参考时钟周期Tref时间内对重采样2n分频器输出的2n个输出时钟信号clki分别计数得到2n个计数值，其中k为计数参考时钟周期数；所述2n个计数器连接至所述累加器，所述累加器将2n个计数值进行累加处理获得计数累加值；所述累加器连接至所述比较器，所述累加器将计数累加值输入至比较器；
所述比较器具有第一输入端、第二输入端；所述比较器的第一输入端接收计数累加值，所述比较器的第二输入端接收设定的目标计数值Ntarget＝k·N.f，其中，k为计数参考时钟周期数，N.f为环路分数分频比；所述比较器将所述计数累加值和目标计数值进行比较，获取所述计数累加值与所述目标计数值之间的差值，得到计数差值，所述计数差值包括符号位和绝对值，所述计数差值的绝对值为频率误差值；所述频率误差检测器将所述计数差值输入至所述有限状态机；
其中，所述有限状态机根据接收到的计数差值搜索最小频率误差值，并将最小频率误差值对应的电容阵列码传输至压控振荡器的电容阵列；
特别地，所述有限状态机(FSM)包括搜索单元、最小误差码查找单元、输出码选择单元；所述搜索单元连接至所述输出码选择单元；所述最小误差码查找单元连接至所述输出码选择单元；
所述搜索单元接收计数差值的符号位；所述搜索单元根据计数差值的符号位确定压控振荡器的子带移动搜索方向；
具体地，当计数差值的符号位为负时，所述搜索单元指示压控振荡器子带向频率高的方向移动搜索；当计数差值的符号位为正时，所述搜索单元指示压控振荡器子带向频率低的方向移动搜索；
所述最小误差码查找单元接收计数差值的绝对值σ；所述最小误差码查找单元存储有最小频率误差值σmin，所述最小误差码查找单元将其接收的计数差值的绝对值σ与当前存储的最小误差值σmin进行比较，当接收的计数差值的绝对值σ小于当前存储的最小误差值σmin时，则最小频率误差查找单元更新并存储该计数差值的绝对值σ为当前的最小频率误差值σmin，同时更新对应的电容阵列码，所述电容阵列码对应于压控振荡器的子带编号；
所述最小误差码查找单元在搜索过程中始终保存具有最小频率误差值的电容阵列码直至搜索结束，即搜索至最后一个电容阵列码；搜索结束后，输出码选择单元将所述最小误差码查找单元中存储的最小频率误差值所述对应的电容阵列码传输至压控振荡器的电容阵列；
特别地，所述有限状态机采用二进制搜索算法进行最小频率误差值及对应电容阵列码的搜索；有限状态机并不仅限于采用二进制搜索算法进行搜索处理；
特别地，所述自动频率校准装置还包括计数时钟控制器；所述计数时钟控制器接收参考时钟信号fref并生成相应的控制信号；所述计数时钟控制器连接至所述频率误差检测器；
具体地，所述计数时钟控制器接收参考时钟信号fref；所述计数时钟控制器根据参考时钟信号fref生成控制信号，并发送至与其相连接的所述频率误差检测器，所述控制信号用于控制计数器、累加器、计数比较器分别进行计数、累加、比较处理。
在本发明中，自动频率校准装置的频率校准精度为：
其中，fref为参考时钟信号频率；k为计数参考时钟周期数，即对压控振荡器信号进行计数的参考时钟周期Tref计数值；
可见，该校准精度与直接对压控振荡器输出时钟计数的精度相同；
在本发明中，自动频率校准装置的频率校准时间为：
tcal＝w·k·Tref
其中，Tref为参考时钟周期；k为计数参考时钟周期数，即对压控震荡器信号进行计数的参考时钟周期计数值；w为压控振荡器数字调谐位宽；
可见，该校准时间和对压控振荡器输出信号直接进行计数的时长相同。
频率校准装置的计数器工作频率为：
其中，fvco为压控振荡器输出信号频率，n为大于等于2的整数；该校准计数器的工作频率为对压控振荡器输出信号直接进行计数的计数器工作频率的1/2n。
实施本发明实施例，将具有如下有益效果：
举例来说，当n＝2时，压控振荡器的输出信号通过重采样4分频器的分频处理得到4个相位在360°范围内均匀分布的输出时钟信号，对这4个输出时钟信号分别计数并且累加求和，将得到的计数累加值与目标计数值Ntarget进行比较；对4个相位均匀分布的输出时钟信号进行计数累加等效于对压控振荡器输出直接进行计数，即等效于校准分频比Ncal＝1，而校准精度提高了4倍，同时计数器的工作频率为压控振荡器频率的1/4，实施难度大大降低；
如图3.1所示，对4个相位均匀分布于360°范围内的输出时钟信号(clk1、clk2、clk3、clk4)计数累加的技术方案与对单个输出时钟信号计数累加然后进行4倍乘积的技术方案有很大区别；假设计数窗口k＝1，fvco＝10fref，则直接对fvco进行计数累加结果为10；对单个输出时钟信号进行计数然后乘以4得到的结果则有所不同，clk1、clk2、clk3、clk4对应计数值2、3、3、2乘以4的结果分别为8、12、12、8，可见无论取其中任一值与累加值10相比都将引入额外的计数误差2，从而影响频率校准精度，并且该计数误差值会随着分频器分频比的加大而进一步恶化；而采用本发明技术方案对4个相位均匀分布的输出时钟信号进行计数累加得到的结果仍然是2+3+3+2＝10，能够保证不会引入额外的误差值；
此外，如果4个输出时钟信号的相位不均匀，即分频器并不具有重采样分频单元来保证输出时钟信号的相位均匀性，则输出时钟信号的相位不在理想位置时，如图3.2所示，clk3的相位不在理想位置而是存在一定的延迟，则clk3的计数值为2而不是3，此时计数累加值(2+3+2+2＝9)和直接对fvco计数累加值(10)之间产生的额外计数误差值就不是0，该计数误差值也会随着分频器分频比的加大而恶化，可见本发明的技术方案中利用重采样分频单元来保证输出时钟信号的相位均匀性是确保不引入额外计数误差的关键。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不会使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。