具体实施方式

某些实施例的以下详细描述呈现了本发明的特定实施例的各种描述。然而，本发明可以以如权利要求所限定和覆盖的多种不同方式来实施。在本描述中，参考了附图，其中相同的附图标记可以指示相同或功能相似的元件。应当理解，图中所示的元件不一定按比例绘制。此外，应当理解，某些实施例可以包括比附图和/或附图中所示的元件的子集更多的元件。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。

如本领域普通技术人员将理解的，旋转行波振荡器(RTWO)可以包括连接在具有奇数个一个或多个交叉点的环中的差分传输线，以及沿差分传输线的路径电连接的多个再生电路。此外，每个分频器都可以反转沿差分传输线传播的波的极性，再生电路可以为波提供能量以补偿差分传输线的损耗。RTWO的其他细节可以如2003年4月29日授权的名称为“ELECTRONIC CIRCUITRY”的美国专利第6,556,089号中所述，该专利通过引用整体并入本文。

带有旋转行波振荡器的全数字锁相环示例

在本文的某些配置中，提供了包括旋转行波振荡器(RTWO)的全数字锁相环(ADPLL)。ADPLL可用于多种应用，包括但不限于雷达(例如，汽车雷达)、电信、芯片到芯片通信和/或自动测试设备。在一个示例中，ADPLL生成具有多种频率斜坡曲线和/或速率的输出时钟信号。

相比之下，带有电荷泵的模拟PLL会受到电源电压变化、窄调谐电压范围和/或环路动态变化的影响。在使用相对较小的几何工艺(例如，细线CMOS工艺)的实现中，这些缺点可能会加剧。尽管ADPLL架构可以提供许多优点，但是这里的教导也适用于其他电子系统中使用的RTWO，例如使用RTWO的模拟PLL。

在某些实现中，ADPLL包括既作为数控振荡器(DCO)又作为时间数字转变器(TDC)运行的RTWO。通过将RTWO用于多种用途，实现RTWO以提供多种功能可增强设计的紧凑性。

通过在ADPLL中使用RTWO，可以实现低品质因数(FOM)。卓越的FOM部分是通过RTWO的TDC的精细分辨率实现的。

尽管这里描述的RTWO可以用在ADPLL中，但是根据这里的教导实现的RTWO可以用在广泛的电子系统和应用中。

图1是全数字锁相环(ADPLL)10的一种实现的示意图。ADPLL 10包括分数累加器1、数字滤波器2、组合数控振荡器(DCO)和时间-数字转变器(TDC)4、计数器5、计数器锁存器6、乘法器7、减法块11和加法块12。组合的DCO和TDC4包括RTWO 15和TDC锁存器16。

如图1所示，ADPLL 10包括分数累加器1，其以参考时钟信号CLK_REF的速率累加数字调谐字或代码N_freq。数字调谐码N_freq可用于控制ADPLL 10的输出频率。在所示实施例中，对于参考时钟信号CLK_REF的每个周期，减法块11基于分数累加器1的输出与部分由RTWO 15生成的DCO时钟NUM_DCO的数量之间的差值来生成差值信号。DCO时钟数NUM_DCO对应于以整数和小数形式表示的数字代码。

如图1所示，RTWO 15和TDC锁存器16操作以产生分数DCO时钟FRAC_DCO，加法块12与整数个DCO时钟INT_DCO组合以产生数量DCO时钟NUM_DCO。特别地，RTWO 15产生K个时钟相位，提供给TDC锁存器16。TDC锁存器16基于参考时钟信号CLK_REF的时序处理来自RTWO 15的K个时钟相位以确定DCO时钟FRAC_DCO的分数。K个时钟相位彼此具有相同的振荡频率，但相位不同。在一个实施例中，RTWO向TDC锁存器16输出64个或更多相位。然而，其他实现方式也是可能的。

尽管TDC锁存器16被示为与RTWO 15分开的块，但在某些实施方式中，TDC锁存器16被集成到RTWO 15的布局中，例如并入到RTWO的段的布局中。

继续参考图1，RTWO 15输出DCO时钟信号CLK_DCO，其在某些实施方式中可以对应于K个时钟相位之一。在所示实施例中，DCO时钟信号CLK_DCO用作乘法器7的输入，乘法器7将DCO时钟信号CLK_DCO乘以倍增因子M以产生输出时钟信号CLK_OUT。包括乘法器7通过扩展可以控制输出时钟信号CLK_OUT的频率范围来增强ADPLL 10的灵活性。例如，乘法器7可用于控制输出时钟信号CLK_OUT为大于RTWO 15的最大振荡频率的频率，从而可用作倍频器。

在一个示例中，RTWO乘以倍增因子M。在另一示例中，省略了乘法器。

如图1所示，DCO时钟信号CLK_DCO被提供给整数计数器5，它与计数器锁存器6结合操作以产生整数个DCO周期INT_DCO。在图示的实施例中，整数计数器5对DCO时钟信号CLK_DCO的周期数进行计数。例如，整数计数器5可以加载初始值1，然后对于DCO时钟信号CLK_DCO的每个周期递增1。

由减法块11产生的差信号由数字滤波器2滤波。此外，在该实施例中，滤波后的差信号用于用整数数字调谐码INT和分数数字调谐码F调谐RTWO 15。

图1中的RTWO 15通过整数数字调谐代码INT和小数数字调谐代码F进行调谐，以改变RTWO的基本振荡频率。在某些实施方式中，RTWO15可以采用额外的调谐，包括例如粗调谐和/或工艺、电压和温度(PVT)调谐。

因此，在某些实施方式中，小数数字调谐码F提供RTWO 15的精细小数调谐，而整数数字调谐码INT提供精细整数调谐。

RTWO 15可以被实现为包括在此公开的一个或多个特征。

ADPLL 10图示了电子系统的一个示例，该电子系统可以包括根据这里的教导实现的RTWO。然而，这里描述的RTWO可以用于多种电子系统，包括但不限于多种数据转变器和/或频率合成器。

旋转行波振荡器示例

图2是RTWO 30的一种实施方式的示意图。RTWO 30包括差分传输线，该差分传输线包括第一导体31和第二导体32。如图2所示，差分传输线31、32连接成闭环或环，并且差分传输线包括分频器33以提供对围绕环传播的行波的反转。图3的RTWO 30还包括多个段35，每个段包括再生电路。

在该示例中，所示的RTWO 30包括一个交叉电路和三十二个再生电路，每个电路都使用背对背逆变器来实现。然而，其他配置也是可能的，包括例如使用不同数量的分频器、更多或更少的段、更多或更少的再生电路和/或以其他方式实施的再生电路的配置。此外，RTWO 30可以包括其他电路，包括但不限于调谐电容器、锁存器、缓冲器和/或段35中的其他电路。

如图2所示，RTWO的差分传输线以闭环方式连接，并在四个角的每个角处折叠。然而，RTWO的差分传输线可以以其他方式实现，包括例如导体31、32的折叠和/或布线的不同实现。例如，这里的教导不仅适用于使用矩形或方形环实现的RTWO，而且适用于包括以其他方式成形的传输线的RTWO。因此，虽然图示的RTWO包括四个边，但是这里的教导适用于包括更多或更少边的RTWO以及具有弯曲环的RTWO。

在图示的实施例中，RTWO 30包括段35，每个段包括围绕差分传输线以基本规则的间隔分布的再生电路。均匀分布再生电路有助于维持差分传输线的均匀特性阻抗和基本恒定的波速。尽管每个段35包括一对背对背逆变器，但是这里的教导适用于包括其他数量的再生电路和/或再生电路的不同实施方式的段。

在图示的实施例中，RTWO 30每边被分成8个段。因为导体31、32中的每一个都提供时钟信号相位，所以32个图示的段35以总共64个时钟信号相位操作。然而，其他实现方式也是可能的。

RTWO 30的振荡频率f_OSC基于沿传输线传播的行波速度除以该波在一个周期中传播的总长度或距离。在某些实施方式中，RTWO 30的振荡频率fOSC由下面的等式1给出，其中v_p是波相速度，l是传输线环路或环的长度，L_TL是传输线电感，C_TL是传输线电容。

等式1

在本文的某些配置中，RTWO的段(例如，RTWO 30的段35)包括一个或多个调谐电容器，其具有数字可控的电容以设置RTWO的振荡频率。

很难在调谐范围和频率调谐步长方面满足RTWO规范。在将RTWO指定为以相对较高的振荡频率运行的配置中，此类挑战可能会加剧。例如，具有较高振荡频率的RTWO可能具有较短的传输线环路，因此会受到可用布局资源的限制，例如可用的晶体管有源区域和/或金属布线通道。

例如，RTWO 30可以包括在图1的ADPLL 10中。然而，在某些应用中，可能希望ADPLL10在相对高的振荡频率f_OSC(例如，10GHz或更高)下操作，具有相对较宽的调谐范围(例如625MHz或更高)和相对精细的调谐分辨率(例如200kHz或更低)。

RTWO的段可以包括各种各样的电路，包括例如再生电路(例如，维持放大器)、调谐电容器、锁存器、缓冲器和/或其他电路。在第一示例中，为了实现足够的调谐范围，每个RTWO段可以包括多个调谐电容器组，例如三个或更多调谐电容器组。在第二个示例中，RTWO的段包括TDC锁存器以提供时间到数字的转变。在第三个示例中，每个RTWO的段包括至少一个抽头缓冲器(例如，同相或反相缓冲器)，用于从RTWO的环中获取或提取特定相位的时钟信号。

尽管希望RTWO的段包括大量电路和/或相对较大尺寸的电路，但RTWO可能受到可用布局资源(例如可用活动区域和/或布线轨道)的限制。此外，通过增加RTWO段的长度来提供额外的布局资源可能会增加RTWO环的长度，从而降低RTWO的振荡频率。

在本文的某些配置中，RTWO包括具有从RTWO的差分传输线延伸的金属短截线的段。金属短截线提供与其他布局资源的连接。例如，段布局可以相对较宽(例如，在与RTWO传输线的局部部分基本垂直的第一维中)并且可以包括连接到金属短截线的调谐电容器和其他电路。然而，段布局的长度相对较短(例如，在与RTWO传输线的局部部分基本平行的第二维中)，因此RTWO的传输线环路相对较短，以提供高振荡频率，例如10GHz或更高。

因此，金属短截线从RTWO的差分传输线延伸以提供与调谐电容器和/或其他电路的连接，这有助于实现宽调谐范围、精细频率步长、高振荡频率，和/或为RTWO提供额外的功能，例如时间到数字的转变功能和/或段可编程性。

图3A是RTWO 70的另一实施方式的示意图。RTWO 70包括差分传输线，该差分传输线包括第一导体31、第二导体32和交叉33。RTWO 70还包括多个段75。

在图示的实施例中，RTWO 70包括一个交叉和三十二个段。然而，其他配置也是可能的，包括例如使用不同数量的交叉和/或更多或更少段的配置。此外，在图示的实施例中，RTWO的差分传输线以闭环方式连接并在四个角中的每一个角处折叠。然而，RTWO的差分传输线可以其他方式实施，包括例如导体31、32的折叠和/或布线的不同实施方式。例如，这里的教导不仅适用于使用矩形或正方形回路实现的RTWO，而且适用于包括以其他方式成形的传输线的RTWO。因此，虽然图示的RTWO 70包括四个边，但是这里的教导适用于包括更多或更少边的RTWO。

在所示实施例中，RTWO 70包括段75，每个段包括分别从第一导体31和第二导体32延伸的第一金属短截线81和第二金属短截线82。第一和第二金属短截线81、82用于从RTWO的差分传输线向段75的电路提供本地时钟相位信号。

在图示的实施例中，每个段75包括TDC锁存器91、调谐电容器92和再生电路93，其使用来自第一导体31的时钟信号相位和来自第二导体32的时钟信号相位两者操作。然而，其他实现是可能的。尽管图示为连接在RTWO环的第一和第二导体31、32之间，但在另一个示例中，再生电路93连接在第一和第二金属短截线81、82之间。在所示实施例中，每个段75包括第一抽头缓冲器94抽头第一导体31以获得第一时钟信号相位，以及第二抽头缓冲器95抽头第二导体32以获得第二时钟信号相位。

尽管图3A中示出了分段电路的一种特定实施方式，但分段电路的其他实施方式也是可能的，包括包括更多或更少电路和/或不同电路的配置。例如，在另一个实施例中，第一组和第二组调谐电容器分别连接到第一和第二导体31、32。在又一个实施例中，段包括提供段可编程性的电路。

通过包括从RTWO的差分传输线31、32延伸的第一和第二金属短截线81、82，RTWO的段75可以用宽布局来实现，该布局提供适用于段电路的有源区域和布线资源。另外，RTWO包括在相对短环路中的差分传输线31、32，因此RTWO 70具有相对高的振荡频率。

在一个实施例中，RTWO具有小于7,500μm的总环路长度，并且第一和第二金属短截线81、82中的每一个的短截线长度至少为25μm。例如，关于图3A中所示的矩形环，在一个实施例中，图3A的RTWO具有小于约1,875μm的第一长度L_RING-X和小于约1,875μm的第二长度L_RING-Y。

短截线长度可以用RTWO行波波长的一部分表示。在一个实施例中，第一金属短截线81和第二金属短截线82各自的长度至少约为0.05λ，其中λ是RTWO的波长。技术人员会理解，RTWO的波长可以表示为RTWO的波相速度与RTWO的振荡频率的比值，或v_p/f_osc。

在一实施例中，段75具有小于约25μm的长度和至少约25μm的宽度。

在一个实施例中，RTWO包括每25μm环至少1个段。

图3B是RTWO段100的一个实现的示意图。RTWO段100连接到RTWO环的第一传输线导体101和第二传输线导体102。

为了附图的清楚，图3B中仅示出了第一传输线导体101和第二传输线导体102的一部分。然而，第一传输线导体101和第二传输线导体102作为连接在环中的RTWO的差分传输线的一部分进行操作。

图7的RTWO段100包括PVT调谐电容器组111、粗调谐电容器组112、微调电容器组113、再生电路115、TDC锁存器117、第一抽头缓冲器118a、第二抽头缓冲器118b、第一金属短截线131和第二金属短截线132。

PVT调谐电容器组111包括用于补偿工艺、温度和/或电压变化的可选电容器。此外，粗调电容器组112包括用于提供RTWO振荡频率的粗调的可选择电容器。此外，微调电容器组113包括用于提供RTWO振荡频率的微调的可选择电容器。调谐电容器组可以使用任何合适的可调电容器结构来实现，包括但不限于可通过开关数字选择的并联电容器元件组。

尽管图3B中示出了包括三个调谐电容器组的RTWO段的示例，但是本文的教导适用于使用更多或更少电容器组调谐的RTWO。

在所示实施例中，PVT调谐电容器组111使用三位PVT调谐码操作，粗调电容器组112使用七位粗略调谐码操作，而微调电容器组113使用31位的微调整数调整码进行操作。尽管示出了位宽的一个具体示例，但本文的教导适用于以多种位宽进行调谐。因此，其他实现是可能的。在某些实施方式中，微调电容器组113经由PLL反馈回路控制。例如，可以通过PLL的数字滤波器来控制精细整数调谐码。

所示的RTWO段100还包括TDC锁存器117，其用于检测沿第一和第二传输线导体101、102行进的行波的通过。例如，可以处理RTWO环周围的TDC锁存器的输出，以生成行波通过环周围不同位置的时间实例的数字表示。例如，TDC锁存器的输出可用于确定已过去的时钟周期的分数。

如图3B所示，TDC锁存器117接收参考时钟信号CLK_REF。在某些实施方式中，参考时钟信号CLK_REF经由时钟分布树被提供给RTWO段100。

在图示的实施例中，第一抽头缓冲器118a和第二抽头缓冲器118b使用反相器来实现。第一抽头缓冲器118a和第二抽头缓冲器118b用于产生彼此分离约180°的时钟信号相位。通过沿RTWO环的不同位置提供抽头缓冲器，可以获得一组所需相位的时钟信号。尽管图7说明了使用反相器提供抽头的配置，但RTWO可以包括以多种方式实现的抽头缓冲器电路。

在图示的实施例中，再生电路115包括第一逆变器116a和第二逆变器116b。此外，第一反相器116a的输入端与第二反相器116b的输出端电连接，第一反相器116a的输出端与第二反相器116b的输入端电连接。然而，RTWO段可以包括以其他方式实现的再生电路。

第一和第二金属短截线131、132提供从RTWO的环路到RTWO段100的电路的本地时钟相位。通过使用第一和第二金属短截线131、132，RTWO段100的长度可以相对较短，这反过来导致相对较短的RTWO环和相应的高RTWO振荡频率。

在本文的某些配置中，RTWO段包括路由通道133，用于提供路由轨道通过RTWO段的通道。

如图3B所示，第一和第二金属短截线131、132分别提供从第一传输线导体101和第二传输线导体102到RTWO段100的电路的连接。例如，第一和第二金属短截线131、132将RTWO的环连接到调谐电容器和RTWO段100的其他电路。

第一和第二金属短截线131、132提供作为传输线特征阻抗Zo的一部分操作的容性负载。在某些实施方式中，金属短截线可以以大约相等的长度实施并且可以围绕RTWO的环以基本均匀的间隔分布。尽管短截线被示为对于每个段基本上相同，但在其他配置中，短截线可以针对一个或多个段不同地实施。在一个例子中，工艺的设计规则将晶体管的布局限制在一个方向上，并且沿RTWO顶部和底部的短截线与位于RTWO左侧和右侧的短截线的实现方式不同。

如图3B所示，第一金属短截线131连接到第一传输线导体101(例如，通过通孔)，并从第一传输线导体131延伸以提供与RTWO段100的电路的连接。在所示的实施例中，第一金属短截线131连接PVT调谐电容器组111的第一端、粗调电容器组112的第一端、微调电容器组113的第一端、第一抽头缓冲器的输入118a，并且连接到TDC锁存器117的第一输入。在所示实施例中，第一金属短截线131的端部在连接到TDC锁存器117的第一输入端之前弯曲。然而，其他实施方式是可能的。

继续参考图3B，第二金属短截线132连接到第二传输线导体102(例如，通过通孔)。在初始转动或弯曲之后，第二金属短截线132从第二传输线导体132延伸以提供到RTWO段100的电路的连接。在所示实施例中，第二金属短截线132连接PVT调谐电容器组111的第二端、粗调电容器组112的第二端、微调电容器组113的第二端、第二抽头缓冲器的输入118b、TDC锁存器117的第二输入。然而，其他实现也是可能的。

在一个实施例中，第一金属短截线101和第二金属短截线102各自具有至少约25μm的长度(包括弯曲)。在一个示例中，短截线101、102的长度大约为95μm，对应于在10GHz下操作的RTWO的波长(或0.06λ)的大约6％。

如图3B所示，RTWO环的传输线导体101、102具有宽度W，并且彼此间隔开间距S。宽度W和间距S可以是任何合适的值，例如W＝12um和S＝8um。

在某些实施方式中，传输线导体101、102相对于金属短截线131、132位于不同的金属层上。在一个示例中，RTWO的差分传输线的传输线导体101、102在两个或多个相邻的上金属层(例如，金属8和金属9的堆叠)上实现，并且短截线在下金属层上实现(例如，金属-7)。本领域普通技术人员将理解，相对于上金属层，下金属层更靠近半导体衬底。

如图3B所示，RTWO段100的平面图布局120已经被示出。平面图布局120包括PVT调谐电容器组布局121、粗调电容器组布局122、微调电容器组布局123、再生放大器布局125、TDC锁存器布局127、抽头缓冲器布局128和去耦电容布局129。

PVT调谐电容器组布局121对应PVT调谐电容器组111的有源区(例如晶体管布局和/或电容器尺寸)的边界，粗调电容器组布局122对应于粗调电容器组112的有效区域的边界，而微调电容器组布局123对应于微调电容器组113的有源区的边界。此外，抽头缓冲器布局128对应于抽头缓冲器118a、118b的有源区的边界，并且TDC锁存器布局127对应于TDC锁存器117的有源区的边界。另外，再生放大器布局125对应于反相器116a、116b的有源区的边界，并且去耦电容器布局129对应于再生电路115的电源和地之间的去耦电容器的有源区域的边界。

在一实施例中，RTWO段100具有小于约25μm的长度S_L和至少约25μm的宽度S_W。在某些实施方式中，RTWO段100的宽度大于长度，使得许多段可以分布在RTWO的环周围，同时保持相对较短的RTWO导体回路长度和相应的高振荡频率。

在一个实施例中，RTWO包括每25μm环至少1个段。

尽管上面已经描述了RTWO段电路和平面布置图的特定实现，但是这里的教导适用于RTWO段的多种实现。

旋转行波振荡器分段解码示例

在本文的某些配置中，为RTWO频率调谐码提供分段解码方案以降低解码复杂度。分段解码方案可以使用全局解码和局部解码的组合来处理频率调谐码。通过使用分段解码，可以减少与频率调谐码相关的许多信号路径。

RTWO可以与大量调谐电容器一起工作，包括用于PVT调谐、粗调和微调(例如，包括精细整数和精细分数调谐)的调谐电容器。在使用相互耦合的多个环以降低相位噪声的实现中，可以进一步增加调谐电容器的数量。大量的调谐电容器会导致大量的信号路径或电线。

在一个示例中，4环RTWO包括每环32个段，每个段包括一个2位PVT调谐电容器组、一个3位粗调谐电容器组和一个5位微调电容器组。此外，每个环包括一个具有5位的精细分数调谐电容器组的实例。在这个例子中，没有分段解码的PVT调谐电容器组使用256根线(2位*32段*4环)，粗调谐电容器组使用384根线(3位*32段*4环)，精细整数调谐电容器组使用640根线(5位*32段*4环)运行，而精细分数调谐电容器组使用20根线(5位*4环)运行。因此，本示例中的电线总数可以是256+384+640+20＝1300根电线。

然而，布线大量的电线会导致布线拥塞。此外，这些路由可能会导致电气环境受到数字杂散组件与RTWO的潜在耦合的影响。例如，大量电线可以充当半导体芯片上的大天线。此外，RTWO设计的灵活性和/或可扩展性会受到限制。例如，这种路由拥塞可以限制可以相互耦合以改善相位噪声的RTWO环的最大数量。

在本文的某些配置中，跨RTWO段的调谐电容器被量化，使得每个RTWO段的调谐电容器可以与其他段的调谐电容器分开控制。此外，全局解码器处理频率调谐码(例如，PVT调整代码、粗略调谐码和/或精细整数调整代码)以生成用于RTWO本地解码器的输入代码。在某些实现中，温度计解码是通过本地解码器为每个段本地执行的。在多环实现中，频率调谐码可以路由到与每个RTWO环关联的全局解码器。

通过使用分段解码方案，可以减少许多金属路线或电线。

例如，在上述特定示例中，1300条线用于在没有分段解码的情况下操作的4环RTWO。相比之下，此特定示例中的分段解码可用于提供7位的PVT调谐(例如，每段3个温度计位*32个段＝96LSB<2⁷)、8位的粗调(例如，每段7个温度计位*32段＝224LSB<2⁸)，以及12位的微调整数(例如，每段31位温度计*32段*4个环＝3968LSB<2¹²)。因此，PVT调谐使用28线(7位*4环)进行操作，粗调使用32线(8位*4环)进行操作，而微调使用48线(12位*4环)进行操作。因此，该示例中的总线数可以是28+32+48+20＝128条线，这比没有分段解码的实施方案少大约一个数量级。

图4图示了具有分段解码的RTWO 400的一个实施例。在本文的某些配置中，提供分段解码以减少路由到RTWO的导线数量，例如从ADPLL核到RTWO的数字信号路由的数量。

RTWO 400包括连接在闭环或环中的差分传输线。差分传输线包括第一导体31、第二导体32和交叉33。RTWO 400还包括段100，其可以如之前关于图3B所描述的。在图示的实施例中，段100的三十二个实例被定位在环周围，环的每侧有八个段。如图10所示，32个段被标记为索引范围在0到31之间。

RTWO 400还包括全局解码器系统401、本地解码器系统402、数字路由总线405、串行接口406和精细分数调谐电容器组410。

尽管示出了一种特定的RTWO实现，但本文的教导适用于以多种方式实现的RTWO，包括但不限于具有不同环实现、不同段实现和/或不同解码器实现的RTWO。

全局解码器系统401包括段解码器系统403和调谐解码器系统404。全局解码器系统401可以使用数字逻辑电路来实现，例如通过数字合成产生的数字逻辑。例如，段解码器系统403和/或调谐解码器系统404可以使用硬件描述语言(例如Verilog)来描述，其可以被合成以生成数字逻辑电路。然而，其他实现方式也是可能的。尽管显示为按分段分布，但可以配置一个或多个解码器以向多个分段提供解码。例如，每个RTWO侧可以使用一个解码器。

调谐解码器系统404用于解码频率调谐码(例如，PVT、粗和/或细整数调谐码)以生成到本地解码器系统402的输入码。输入码由本地解码器系统402处理激活RTWO段的适当调谐电容器。

在所示实施例中，调谐解码器系统404包括用于每个段100的调谐解码器(TD)。另外，本地解码器系统402包括用于每个段100的本地解码器(LD)。在某些实现中，LD用于将二进制输入代码从相应的TD转变为温度计编码的输出代码，用于选择特定RTWO段100的多个有源调谐电容器。

如图4所示，数字路由总线405围绕RTWO 400的周边。数字路由总线405可用于将多种输入信号路由到全局解码器系统401。

例如，RTWO 400的全局解码器系统401已被注解以说明用于频率调谐的输入信号411-412，包括PVT调谐码(pvt_code<6:0>)、粗略调谐码(coarse_code<7:0>)、精细整数调整代码(fineint_code<7:0>)和精细分数调整代码(finefrac_code<2:0>)。尽管为清楚起见未在图10中示出，但RTWO 400可以接收一个或多个用于指示调谐码时序的时钟信号。

在所示实施例中，数字路由总线405向调谐解码器系统404提供PVT调谐码、粗调谐码和细整数调谐码，调谐解码器系统404处理这些码以生成输入码以控制本地解码器系统402。本地解码器系统402处理输入代码以控制RTWO段100的PVT调谐组、粗调谐组和精细整数调谐组。

如图4所示，在所示的RTWO 400中包括了精细分数调谐组410的一个实例，并且微分微调码(finefrac_code<2:0>)被提供给微分微调组410以控制微分微调。因此，在该示例中，精细分数调谐码绕过调谐解码器系统404。在某些实施方式中，包括LD以解码精细分数调谐代码以生成温度计位以控制精细分数调谐组410。

尽管示出了频率调谐码和解码的一种特定实施方式，但是这里的教导适用于多种实施方式。

段解码器系统403包括用于每个段100的段解码器(SD)。段解码器系统403用于将经由串行接口406接收的数据解码到RTWO的段100。

如图4所示，串行接口406接收输入信号413，包括段数据信号(rtwo_seg_data<7:0>)、段地址信号(rtwo_seg_addr<4:0>)、写使能信号(rtwo_wr_en)、串行接口时钟信号(rtwo_sclk)和读取数据信号(rtwo_rd_data<7:0>)。在某些实施方式中，串行接口406被实施为本地串行外围接口(SPI)。

在所示实施例中，数字路由总线405将输入信号413路由到分段解码系统403的每个SD以进行解码。

可能希望RTWO的段，例如RTWO段100，是可配置的。为了提供可配置性，可以通过串行接口406写入或读取RTWO段100。

所示的RTWO 400包括段解码器系统401，其减少了与与RTWO段100通信相关联的路由数量。在某些实现中，段解码器系统403使用本地寄存器映射来操作。本地寄存器映射用于为每个段提供位地址，并用于确定串行接口406何时与RTWO段100中的特定一个进行通信。

通过包括段解码器系统401，可以减少与从串行接口406到RTWO段100的路由相关联的数据和地址总线位的数量。

例如，在一个特定实现中，每环具有32个段的4环RTWO包括使用4环共有的8位操作的数据总线和使用4环共有的5位操作的地址总线。在这样的示例中，4环RTWO使用13位和线进行操作。

相比之下，使用段解码器系统实现的类似4环RTWO可以包括2048位和线(每段16位*32段*4环)。因此，通过在该特定示例中包括段解码器系统，可以实现超过一百倍的减少。

图5图示了用于多环RTWO 600的调谐解码器的一种实施方式。多环RTWO 600包括西南RTWO环601(R0)、东南RTWO环602(R1)、东北RTWO环603(R2)、西北RTWO环604(R3)。尽管示出了使用四个矩形RTWO环的配置，但本文的教导适用于使用更多或更少环和/或以其他形状实施的环的实施方式。

尽管在描述多环RTWO时使用了与基本方向(北、南、东、西、东北、西北、东南、西南)相关的术语，但本领域普通技术人员将理解，此处使用这些术语是为了理解相对方向，而不是指真正的方向。例如，多环RTWO600通常至少部分地在集成电路(IC)或半导体管芯上实现，并且多环RTWO600的取向随着IC改变位置或角度而改变。类似地，与顶部、底部、左侧和右侧相关的术语用于描述相对方向。

如图5所示，围绕每个RTWO环601-604的侧面提供PVT调谐解码器、粗调谐解码器和精细整数调谐解码器。

关于西北RTWO环604，北PVT解码器614a、北粗解码器624a和北细整数解码器634a位于第一侧或顶侧。此外，南PVT解码器614b、南粗解码器624b和南细整数解码器634b位于第二侧或底侧。此外，西PVT解码器614c、西粗解码器624c和西细整数解码器634c位于第三侧或左侧。另外，东PVT解码器614d、东粗解码器624d和东细整数解码器634d位于第四侧或右侧。

另外，东北RTWO环603的相应调谐解码器的取向关于西北RTWO环604线对称。例如，关于东北RTWO环603，北PVT解码器613a、北粗解码器623a、和北细整数解码器633a位于顶侧。此外，南PVT解码器613b、南粗解码器623b和南细整数解码器633b位于底侧。此外，西PVT解码器613c、西粗解码器623c和西细整数解码器633c位于右侧。另外，东PVT解码器613d、东粗解码器623d和东细整数解码器633d位于左侧。

此外，西南RTWO环601的相应调谐解码器的取向关于西北RTWO环604线对称。例如，关于西南RTWO环601，北PVT解码器611a、北粗解码器621a、北细整数解码器631a位于底侧。此外，南PVT解码器611b、南粗解码器621b和南细整数解码器631b位于顶侧。此外，西PVT解码器611c、西粗解码器621c和西细整数解码器631c位于左侧。另外，东PVT解码器611d、东粗解码器621d和东细整数解码器631d位于右侧。

另外，东南RTWO环602的相应调谐解码器的取向相对于西南RTWO环601和东北RTWO环603线对称。例如，相对于东南RTWO环602，北PVT解码器612a、北粗解码器622a和北细整数解码器632a位于底侧。此外，南PVT解码器612b、南粗解码器622b和南细整数解码器632b位于顶侧。此外，西PVT解码器612c、西粗解码器622c和西细整数解码器632c位于右侧。此外，东PVT解码器612d、东粗解码器622d和东细整数解码器632d位于左侧。

相对于另一个RTWO环的调谐解码器实现具有线对称性的一个RTWO环的调谐解码器提供了减少环之间失配的对称性。

在所示实施例中，调谐解码器被放置在RTWO环的每一侧。此外，调谐解码器控制相邻RTWO段的调谐电容器，这减少了调谐解码器的输出和RTWO段之间的连接。例如，在每个RTWO环具有32个段的实现中，北调谐解码器提供对RTWO环的8个对应段的解码。因此，减少了路线长度。因此，图示的调谐解码器可以图示如图4中所描绘的TD块的集合。然而，其他实现方式也是可能的。例如，可以为每个RTWO段提供单独的TD块。

如图5所示，RTWO环601-604的PVT调谐解码器用文本标签pvt_decoder_north、pvt_decoder_west、pvt_decoder_south和pvt_decoder_east表示。此外，粗调解码器用文本标签coarse_decoder_north、coarse_decoder_west、coarse_decoder_south、coarse_decoder_east表示。在某些实施方式中，PVT调谐解码器对于每个RTWO环和段基本上相同，并且PVT调谐解码器使用共同的PVT调谐码操作。另外，在某些实施方式中，对于每个RTWO环和段，粗略调谐码基本上相同，并且粗略调谐码与公共粗略量化码一起操作。

如图5所示，RTWO环601-604的精细整数调谐解码器用文本标签fineint_decoder_r0_north，fineint_decoder_r0_west、fineint_decoder_r0_south、fineint_decoder_r0_east、fineint_decoder_r1_north、fineint_decoder_r1_west、fineint_decoder_r1_south、fineint_decoder_r1_east、fineint_decoder_r2_north、fineint_decoder_r2_west、fineint_decoder_r2_south、fineint_decoder_r2_east、fineint_decoder_r3_north、fineint_decoder_r3_west、fineint_decoder_r3_south、fineint_decoder_r3_east表示。

在某些实现中，精细整数调谐解码器是使用基本相同的硬件(例如，基本相同的Verilog)来实现的，但是以不同的rtwo_location<3:0>值进行操作，因此具有不同的输出值。以这种方式实现解码器增强了可扩展性和灵活性。

尽管图5示出了用于多环RTWO的调谐解码器的一个实施例，但是调谐解码器可以以多种方式实现。

用于线性化RTWO微调增益的动态元素匹配示例

在本文的某些配置中，提供动态元件匹配(DEM)方案以线性化RTWO的微调增益特性。例如，动态元素匹配可用于打破在RTWO的分段解码方案中使用的固定分段选择序列的周期性。减少或消除段序列选择中的周期性实现了不希望的寄生频率分量的减轻。相比之下，选择RTWO段的固定序列会通过产生寄生频率分量来降低频谱完整性。

例如，宽频率斜坡可以跨越整个精细调谐码范围。当使用固定的段选择序列时，杂散分量出现在与基频的频率偏移处。杂散分量的频率基于段选择的固定序列的周期。

下面的表1说明了图5的多环RTWO 600的一种实施方式的固定序列选择的一个示例。在表1中，W0、W1、W2和W3分别表示RTWO环R0、R1、R2和R3的西调谐解码器。同理，S0、S1、S2、S3分别表示RTWO环R0、R1、R2、R3的南调解码器。同样，E0、E1、E2和E3分别表示RTWO环R0、R1、R2和R3的东调解码器。另外，N0、N1、N2和N3分别表示RTWO环R0、R1、R2和R3的北调解码器。

表1

如表1中的示例所示，随着fineint_code的增加，解码器以特定顺序激活或触发。段选择的周期性会导致RTWO输出时钟相位的频谱纯度下降。

在本文的某些实现中，RTWO解码系统用动态元素匹配方案实现以线性化固定序列。此外，动态元素匹配方案可以增加固定序列的周期和/或完全去除周期性。

图6A和6B图示了用于RTWO的段选择的动态元素匹配的一种实现方式。图6A和6B的动态元素匹配方案图示了用于图5的多环RTWO 600的动态元素匹配的一个实施例。因此，动态元素匹配的图示实施例在十六个调谐解码器的上下文中使用，分别标记为解码器0到解码器15。

然而，动态元素匹配方案可用于多种RTWO，包括但不限于包含更多或更少环的RTWO、不同的环实现、更多或更少的段、不同的段实现、更多或更少的调谐解码器，和/或调谐解码器的不同实现。

如图6A和6B所示，示出了16个解码器周期的序列(在该示例中)，其中所选解码器的序列分别标记为第一至第十六解码器选择1001-1016。解码器周期指示解码器的选择，以响应RTWO接收到的精细整数代码的斜升。如上所述，在某些应用中，宽频率斜坡可以跨越整个精细调谐码范围。

指针1000用于指示已选择的最后一个调谐解码器。此外，下一周期指针1020指示将在下一解码器周期(在该示例中为16个解码器周期)开始时使用的调谐解码器。如第一解码器选择1001所示，下一循环指针1020位于与指针1000位于第一解码器选择1001中不同的解码器位置。通过防止两个连续的16个解码器周期在同一解码器位置开始，以这种方式实现动态元素匹配减少了解码器选择的周期性。

在所示实施例中，指针1000在第一解码器选择1001处的解码器0处开始。在某些实施方式中，如果从未设置过指针1000，例如在芯片上电或复位时，则可以设置指针1000到特定的起始值(例如，解码器0)或设置为随机或伪随机解码器位置。

如图6A和6B所示，当从一个解码器选择转变到下一个解码器选择时，所选解码器发生变化。例如，在所示实施例中，在当前解码器选择的解码器结束之后开始下一解码器选择中的所选解码器。因此，在该实施例中，当转变到下一个解码器选择时，所有先前选择的解码器都被关闭。

例如，当从第一解码器选择1001转变到第二解码器选择1002时，解码器0被关闭并且解码器1-2被开启。另外，当从第二解码器选择1002转变到第三解码器选择1003时，解码器1-2被关闭并且解码器3-5被打开。此外，当从第三解码器选择1003转变到第四解码器选择1004时，解码器3-5被关闭并且解码器6-9被开启。此外，当从第四解码器选择1004转变到第五解码器选择1005时，解码器6-9被关闭并且解码器10-14被开启。

在所示实施例中，所选解码器以从起始索引0开始并以结束索引15结束的数字序列进行标记。此外，当在解码器选择期间超过结束索引时，所选解码器换行以包括开始于起始索引。例如，当从第五解码器选择1005转变到第六解码器选择1006时，解码器10-14被关闭并且解码器15和0-4被开启。

如第六至第十六解码器选择1006-1016所示，算法重复直到第十六解码器选择1016，其中所有十六个解码器都被选择。

所选解码器的数量可以根据精细整数代码进行选择。例如，在本实施例中，可以在跨四个环的分布式量化的情况下计算mod(fineint_code,16)+1。此外，在本例中，fineint_code0不选择任何解码器。因此，结果将是1到16之间的值。

根据指针1000的当前位置，结果将从当前指针位置选择一定数量的解码器。在一个例子中，指针1000位于解码器5且fineint_code＝200，并且mod(200,16)+1＝9，选择的9个解码器对应于解码器6至14。之后，指针1000的位置位于解码器14处。

图7A和7B图示了用于RTWO的段选择的动态元素匹配的另一种实现方式。图7A和7B的动态元素匹配的实现类似于图6A和6B的动态元素匹配的实现，不同之处在于实现图7A和7B的动态元素匹配以在从一个解码器选择转变到下一个解码器选择时仅关闭一个解码器。

例如，当从第一解码器选择1101转变到第二解码器选择1102时，解码器0被关闭并且解码器1-2被开启。另外，当从第二解码器选择1102转变到第三解码器选择1103时，解码器1被关闭，解码器2保持开启，并且解码器3-4被开启。此外，当从第三解码器选择1103转变到第四解码器选择1104时，解码器2被关闭，解码器3-4保持开启，并且解码器5-6被开启。另外，当从第四解码器选择1104转变到第五解码器选择1105时，解码器3被关闭，解码器4-6保持开启，并且解码器7-8被开启。

如第六至第十六解码器选择1106-1116所示，该算法重复直到第十六解码器选择1116，其中所有十六个解码器被选择。

图7A和7B的动态元素匹配的附加细节可以类似于之前描述的那些。

图6A和6B的动态元件匹配方案和图7A和7B的动态元件匹配方案是旋转动态元件匹配方案。在具有16个解码器选择的示例中，旋转周期有256种启动可能性(16*16)。尽管旋转动态元素匹配方案通过增加固定序列的周期长度来减少周期性，但是仍然可以保留一定程度的周期性。

在某些实施方案中，段解码器系统被实现为以随机或伪随机动态元素匹配操作。

例如，在某些实施方案中，伪随机二进制序列(PRBS)用于改变解码器的选择序列。PRBS可以以任何合适的方式生成，例如使用数字逻辑电路。

在一个例子中，PRBS每隔一定数量的编码改变选择指针，例如每16个精细整数编码，每128个精细整数编码等等。这样可以实现更长的旋转序列以打破解码器选择的周期性。

在另一个示例中，动态元素匹配用于随机化特定调谐解码器在其中选择片段的序列。因此，不是以给定顺序激活与特定调谐解码器相关联的调谐电容器，而是动态选择由特定调谐解码器控制的调谐电容器的顺序。因此，动态元件匹配可用于打破调谐解码器的选择中的周期性(调谐解码器序列)和/或打破由调谐解码器选择的调谐电容器中的周期性(段选择序列)。

RTWO的转变控制方案示例

提供了用于处理RTWO的可控电容器(在此也称为变容二极管)的ON-OFF切换时间中的失配影响的装置和方法。控制在每个代码上发生的变容二极管转变的数量可以提高RTWO的性能，例如，当数据加权的DEM应用于RTWO的解码器时，实现与代码的恒定转变。

例如，在汽车雷达应用中，频率斜坡由带有RTWO的数字PLL生成(例如，参见图1)。当在RTWO解码器中启用DEM时，变容二极管转变的数量是输入代码的函数，并且变容二极管的开到关(ON→OFF)和关到开(OFF→ON)开关时间的任何不匹配都会导致频率毛刺与变容二极管开关的数量成正比，从而导致输入代码。这会导致增益误差，该误差是输入代码和目标应用中基带频谱中相应杂散的函数。

在本文的某些实施方案中，除了在布局中匹配ON→OFF和OFF→ON切换时间之外，通过使用备用组创建虚拟转变来确保相对于代码的转变数量恒定。例如，虚拟转变的数量遵循转变数量与代码的倒数，使得转变的总数保持恒定。

通过确保恒定数量的转变，性能得到增强。例如，仿真显示增益变化减少100倍，开/关失配为100ps，而测量显示基带频谱中高速斜坡的近距杂散减少20dB。

图8A是包括四个耦合的RTWO环的RTWO系统1150的一个实施例的示意图。图8B是图8A的RTWO系统的转变与精细输入代码的一个例子的图。

在这个例子中，提供了4个环，每个环有4个边，每边有8个段，每段有31个变容器。特别地，RTWO系统1150包括西北(NW)RTWO环1141、东北(NE)环RTWO环1142、西南(SW)RTWO环1143和东南(SE)RTWO环1144。在这个例子中，每个RTWO环包括4个边，每边8个段。因此，RTWO系统1150包括128个段(4x4x8＝128)。此外，每个段包括128个变容二极管，其中一个段的变容二极管被保留。因此，有3968个变容器(128*31＝3968)可用于控制。此外，12位精细代码映射到3968条控制线。此外，DEM仅适用于7LSB的段选择。尽管提供了具有特定数量的环、段和变容器的RTWO，但这里公开的转变控制方案可以应用于多种RTWO。

如图8B所示，当未提供转变控制时，转变的数量(0→1和1→0)取决于代码。

图8C是图8A的RTWO系统1150的切换时间失配的一个示例的图。该图包括精细代码值与时间的上部图和频率与时间的底部图。

关于图8C的模拟，100ps失配被添加到变容二极管的ON/OFF开关时间。DEM会导致频率毛刺，其幅度是转变次数的函数。这会导致代码相关增益误差。

图8D是图8A的RTWO系统的增益误差的一个例子的图。该图包括增益与总代码的上部图，以及频率斜坡的精细代码与总代码的底部图。

关于图8D，由于不等的转变密度，每64个代码增益就有一个阶跃。对于前64个代码，毛刺计数随着代码的增加而增加，而对于接下来的64个代码，毛刺计数随着代码的增加而减少。变容二极管增益失配被禁用，本例中仅对开关时间失配进行建模。

为了克服图8A-8D的问题，根据这里的教导，可以使用转变控制的DEM来匹配每个代码的转变数量。

例如，在图8A的RTWO系统的上下文中，每个段中的31个变容二极管(分别标记为var0到var30)中的2个可以分配用于转变控制。因此，在此特定示例中，128个段*每段2＝总共256个变容器可用于转变控制。每个段中的Var29(备用组0)和Var30(备用组1)被预留用于转变控制。其中一半在开始时打开。根据代码，来自备用组的变容器被切换，从而总共提供64个0→1和64个1→0转变。可以使用相同的逻辑来控制两个备用组以节省面积。

因此，在代码2的示例中，通过切换31Var29加31Var30可以获得(64-2)62个额外转变。此外，在代码3的示例中，(64-3)通过交替切换30Var29加30Var30和31Var29加31var30来获得61个额外转变，这样平均总共发生61个转变。此外，在这些示例中，备用组始终恰好打开64var29和64Var30。

因此，接通的变容器的恒定总数实现一阶的恒定偏移频率。

尽管提供了具有特定数量的变容二极管、备用变容二极管和段的示例，但是这里的教导适用于以多种方式实现的RTWO。

图8E是根据一个实施例的用于RTWO段1220的变容二极管电路的示意图。RTWO段1220包括段解码器1201、频率控制变容器1202和转变控制变容器1203。如图8E所示，频率控制变容器1202和转变控制变容器1203分别连接在RTWO的差分传输线1204a/1204b之间。频率控制变容器1202的每个变容器和转变控制变容器1203的每个变容器可以单独选择以控制差分传输线1204a/1204b的电容负载。

如图8E所示，段解码器1201接收粗调频率控制信号(COARSE)和细调频率控制信号(FINE)。此外，段解码器1201包括频率控制解码器1207，其基于粗略调谐码和精细调谐码控制频率控制变容器1202。此外，段解码器1202包括转变控制解码器1208，其基于精细调谐码控制转变控制变抗器1203以补偿频率控制解码器1207的转变密度与精细调谐码的差异。

例如，在某些实施例中，转变控制解码器1208基于精细调谐码的值选择状态转变的转变控制变容器1203的变容器的数量。特别地，转变控制解码器1208选择从转变控制变抗器1203中选择的多个变抗器以确保由转变控制解码器1201提供的转变次数和由频率控制解码器1207提供的转变次数的总和对于精细调谐码的每个值是恒定的。

在某些实施方式中，段解码器1201由时钟信号CLK控制，并且转变控制解码器1208更新时钟信号CLK的每个周期所选择的转变控制变容器1203的数量。此外，当频率调谐码固定在给定值时(粗略调谐码和精细调谐码都是恒定的)，处于选定状态的变容二极管的总数是恒定的，但是转变控制变容二极管1203的特定选择改变了时钟信号CLK的每个周期。

因此，当动态元件匹配发生在固定频率调谐码时，转变控制保持从一个时钟周期到下一个时钟周期从0→1和从1→0转变的变容二极管的总数恒定。因此，减轻了代码相关频率误差。

图9是转变控制DEM的一个转变示例的图表。如图9的顶图所示，DEM具有三角形形状的转变与精细代码，如前面关于图8B所讨论的。此外，如图9的中间图所示，备用组采用倒三角形转变与精细代码来实现，以补偿用于DEM的主要组的转变。因此，如图9的底部曲线所示，转变的总数与精细代码的关系基本恒定。

图10是转变控制DEM的备用组操作图的一个示例。在这个例子中，OFF到ON的转变用向上的粗体箭头表示，而ON到OFF的转变用向下的粗体箭头表示。

如图10所示，备用组转变的变容二极管的数量是输入代码的函数，并且选择成使得RTWO系统相对于精细代码的转变总数基本恒定。

图11是转变控制组操作的一个示例。

如图11所示，用于保持转变密度的变容二极管也使用DEM方案进行旋转。因此，触发的变容二极管在每个时钟周期内旋转(图中粗箭头所示)。此外，在这个例子中，备用组总是正好有64个变容二极管打开。此外，这些转变补充了来自主要组DEM的转变。

图12A是具有转变控制的RTWO系统的切换时间失配的一个示例的图。该图包括精细代码值与时间的上部图和频率与时间的底部图。

在所示示例中，100ps失配被添加到变容二极管的开/关切换时间。DEM加上转变控制导致恒定的转变。这导致与代码无关的增益误差。

图12B是具有转变控制的RTWO系统的增益误差的一个示例的图。

如图12B和图8D的比较所示，每64个代码的增益步长现在消失了。

特别是，转变密度是恒定的，并且由于毛刺频率引起的误差对于所有代码都是相同的。

在这个例子中，变容二极管增益失配被禁用。仅对切换时间失配进行建模。

图13A是具有转变控制的RTWO系统的增益误差的另一个示例的图，其中还对变容二极管增益失配进行建模。该图包括增益误差与总代码的顶部图、放大增益误差与总代码的中间图以及频率斜坡的精细代码与总代码的底部图。

现在在这个例子中对变容二极管增益失配进行建模。如图13A所示，代码64上有一个很大的毛刺。此外，较低和较高64代码的增益也有细微差别。

图13B是增益失配与转变控制的另一个例子的曲线图。

当转变控制启用时，备用组中的128个变容二极管导通导致频率偏移。该偏移量在每个时钟周期都会发生变化，因为不同的变容二极管组对转变控制中的DEM产生了该偏移量。此外，对于代码[6:0]＝64，备用组中没有转变，因此偏移是恒定的，导致此代码的增益出现毛刺。

在某些实施方案中，此处提供了修改的转变控制以克服与图13A和13B相关联的问题，其中还考虑了变容二极管增益失配。

在修改的转变控制的第一方面中，发明人已经认识到，与段内的变化相比，变容二极管增益跨段显着变化。因此，通过使两个备用组彼此相反，可以大大减少偏移频率的扩展。

在第二方面，通过使总转变具有更大的数目，例如，66而不是64，来确保每个代码上的非零备用组转变。

图14A是转变控制DEM的备用组的操作图的另一个示例。该图对应于具有66个转变而不是前面讨论的64个的修改转变控制的示例。

图14B是一个开环增益示例图，其中开关时间和增益失配建模。

在这个例子中，每64个代码的增益误差从3.2kHz减少到～30Hz。

图15A是模拟基带图的一个示例的图表。

在图15A中，转变控制被禁用。对增益失配和开关时间失配进行建模。

图15B是另一个模拟基带图示例的图。

在图15B中，启用了转变控制。对增益失配和开关时间失配进行建模。

图16是带有和不带有转变控制的测量基带曲线图。

变容二极管开/关路径中的开关时间不匹配会导致周期性增益误差并降低基带性能。

通过使开关密度独立于代码，测量中的旁瓣电平降低了约20dB。

应用

采用包括一个或多个上述特征的RTWO的设备可以实现为各种电子设备。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备、雷达系统等。电子设备的示例还可以包括光网络或其他通信网络的电路。消费电子产品可包括但不限于汽车、摄像机、照相机、数码相机、便携式存储芯片、洗衣机、干衣机、洗衣机/干衣机、复印机、传真机、扫描仪、多功能外围设备等。此外，电子设备可以包括未完成的产品，包括用于工业、医疗和汽车应用的那些。

前述描述和权利要求可以将元件或特征称为“连接”或“耦合”在一起。如本文所用，除非另有明确说明，“连接”是指一个元件/特征直接或间接连接到另一元件/特征，并且不一定是机械连接。同样，除非另有明确说明，“耦合”是指一个元件/特征直接或间接耦合到另一个元件/特征，而不一定是机械耦合。因此，尽管图中所示的各种示意图描绘了元件和组件的示例布置，但在实际实施例中可能存在额外的中间元件、装置、特征或组件(假设所描绘的电路的功能性没有受到不利影响)。

虽然本发明已经根据某些实施例进行了描述，但对本领域普通技术人员来说显而易见的其他实施例，包括不提供这里阐述的所有特征和优点的实施例，也在本发明的范围内。此外，可以组合上述各种实施例以提供进一步的实施例。此外，在一个实施例的上下文中示出的某些特征也可以并入其他实施例中。因此，本发明的范围仅通过参考所附权利要求来限定。