具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

本申请实施例提供一种压控振荡电路，参见图1和图2所示，该压控振荡电路100包括：振荡器110和电压控制模块120。

振荡器110的输入端、第一输出端分别用于接收输入电压、输出多相位时钟信号，振荡器110的第二输出端与第一电压端电连接。

电压控制模块120与振荡器110电连接。

电压控制模块120用于在输入电压小于基准电压时，与振荡器110的输入端、第一输出端和第二输出端均电连接，以对振荡器110输出的多相位时钟信号进行调控，使得多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。

本申请的发明人进行研究发现，在时钟数据恢复电路CDR中，压控振荡器VCO产生多相位时钟信号，其时钟频率随控制电压变化。为了实现不同的显示驱动芯片系统，具有宽频率工作范围特性的压控振荡器尤为重要。

基于上述分析，本申请实施例的压控振荡电路100的电压控制模块120能够将振荡器110输出多相位时钟信号的频率调节到设计频率范围，从而能够满足显示驱动芯片系统对压控振荡电路100宽频率工作范围特性的要求。

在一些实施例中，参见图2和图5所示，压控振荡电路100，还包括：振荡控制模块130。

振荡控制模块130的输入端、输出端分别与第一电压端、振荡器110的输入端电连接，用于为振荡器110提供输入电压。

在一些实施例中，参见图2和图5所示，电压控制模块120，包括：比较模块121和负载模块122。

比较模块121的第一输入端、第二输入端分别与基准电压端、振荡器110的输入端电连接。

比较模块121用于比较输入电压和基准电压的大小；若输入电压大于基准电压，则输出第一比较电压；若输入电压小于基准电压，则输出第二比较电压；基准电压端的电压为基准电压。

负载模块122的第一端、第二端、控制端分别用于与振荡器110的第一输出端、振荡器110的第二输出端、比较模块121的输出端电连接。

负载模块122用于在接收第一比较电压时，负载模块122断开与振荡器110的第一输出端的电连接，在接收第二比较电压时，负载模块122保持与振荡器110的第一输出端的电连接，使得振荡器110的输出负载增大，多相位时钟信号的电压不低于设计电压。

可选地，设计电压可以为基准电压或高于基准电压。

本申请的申请人进一步研究发现，为了覆盖宽频率工作范围，在输出频率非常低时，输入电压会非常低。这种情况下，输出的多相位时钟信号的匹配性和抗噪声性能都会下降。

基于上述分析，本申请实施例的比较模块121可以控制多相位时钟信号的电压不低于设计电压，从而在输入电压小于基准电压时，可以通过负载模块122使得振荡器110的输出负载增大，以提高多相位时钟信号的电压。

可选地，若第一比较电压为高电平，则第二比较电压为低电平；若第一比较电压为低电平，则第二比较电压为高电平。

可选地，参见图5所示，作为一种示例，比较模块121的第二输入端与振荡器110的输入端和振荡控制模块130的输出端均电连接。

可选地，参见图5所示，负载模块122的第二端与振荡器110的第二输出端和第二电压端均电连接。

在一些实施例中，负载模块122包括：至少一个控制开关和至少一个负载器件。

每个控制开关对应与一个负载器件电连接。

控制开关的第一端、第二端、控制端分别与振荡器110的第一输出端、负载器件的第一端、比较模块121的输出端电连接；

负载器件的第二端与振荡器110的第二输出端电连接，且与第二电压端电连接。

在一些实施例中，参见图5所示，负载模块122包括：两个控制开关和两个负载器件。

比较模块121的输出端用于依次输出比较电压至两个控制开关的控制端；比较电压包括第一比较电压或第二比较电压。

可选地，比较模块121输出的比较电压可以单独输出到每个控制开关。

可选地，比较模块121的输出端连接有信号控制模块，信号控制模块与每个控制开关的控制端电连接。信号控制模块，用于接收比较模块121的比较电压，间隔预定时间依次输出比较电压至各控制开关的控制端。信号控制模块，还用于同时输出比较电压至各控制开关的控制端。

可选地，可以根据实际应用，调整信号控制模块控制开关导通的数量。

在一些实施例中，负载器件为电容。可选地，电容为负载电容。

可选地，作为一种实施例，参见图5所示，两个控制开关包括第一控制开关K1和第二控制开关K2，两个负载器件包括第一电容C1和第二电容C2。OSC Control表示振荡控制模块130，OSC表示振荡器110，cmp表示比较模块121。

VDD表示第一电压端的电压、VSS表示第二电压端的电压、V_REF表示基准电压端的基准电压。

VDD_OSC表示振荡器110的输入电压，是电压控制模块120产生的电源电压。CK_OSC[N:1]表示N位振荡器110输出的多相位时钟信号，N取决于振荡器110的阶数。多相位时钟信号的时钟频率会随着VDD_OSC改变而改变，VDD_OSC变大，输出频率快；VDD_OSC变小，输出频率慢。

在本申请实施例中，比较模块121通过比较VDD_OSC和V_REF的大小，控制负载模块122调控多相位时钟信号的电压。

可选地，如图5所示，参见负载模块122包括电容阵列C_LOAD[N:1]，电容阵列C_LOAD[N:1]包括第一电容C1和第二电容C2。

可选地，作为一种示例，在低频率工作时，假如振荡器110的输入电压VDD_OSC低于基准电压V_REF，比较模块121输出为高电平，控制开关导通，使得振荡器110的输出负载增大，这样在相同的震荡频率时，多相位时钟信号的电压会上升，直到比较模块121输出低电平，断开控制开关。

可选地，结合图5和图6所示，V1表示多相位时钟信号的电压。

CK_OSC(w/oC_LOAD)表示第一控制开关K1和第二控制开关K2均断开，第一电容C1和第二电容C2均没有电连接在振荡器110的第一输出端、振荡器110的第二输出端之间。

CK_OSC(1xC_LOAD)表示第一控制开关K1和第二控制开关K2中一个断开一个导通，第一电容C1和第二电容C2中有一个电连接在振荡器110的第一输出端、振荡器110的第二输出端之间。

CK_OSC(2x_CLOAD)表示第一控制开关K1和第二控制开关K2两个都导通，第一电容C1和第二电容C2都电连接在振荡器110的第一输出端、振荡器110的第二输出端之间。

在负载模块122中，随着电容电连接在振荡器110的第一输出端、振荡器110的第二输出端之间的数量的增加，多相位时钟信号的电压V1也对应升高，多相位时钟信号的输出频率增大。

可选地，参见图5和图6所示，本申请实施例的电容阵列C_LOAD[N:1]都电连接在振荡器110的第一输出端、振荡器110的第二输出端之间时，假如VDD_OSC比V_REF大，压控振荡电路100的性能不会退化。因此，本申请实施例可以在保持压控振荡电路100性能的同时扩展压控振荡电路100的频率工作范围。

基于同一发明构思，本申请实施例提供一种压控振荡器10，包括本申请任一实施例的压控振荡电路100。

本申请实施例提供的压控振荡器10，与前面所述的压控振荡电路100的各实施例具有相同的发明构思及相同的有益效果，该压控振荡器10中未详细示出的内容可参照前面所述的各实施例，在此不再赘述。

本申请实施例的压控振荡器10实现了宽频率工作范围，可以在保证性能的基础上，保证宽频带工作。

在一些实施例中，参见图3所示，压控振荡器10还包括：电平转换模块140。

电平转换模块140的第一输入端、第二输入端、第三输入端分别与第一电压端、振荡器110的第一输出端、振荡器110的第二输出端电连接，用于将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号。

电平转换模块140的输出端用于输出转换后的多相位时钟信号。

可选地，电平转换模块140可以为电平转换器。

可选地，参见图5所示，Level shifter表示电平转换模块140，CK_OUT[N:1]表示转换后的多相位时钟信号，电平转换模块140可以将转换后的多相位时钟信号CK_OUT[N:1]的电压从多相位时钟信号的电压V1抬高到V_DD。

可选地，参见图5和图6所示，在C_LOAD[N:1]的控制开关都关闭时，CK_OUT[N:1]的电平太低会导致压控振荡器10的使用出问题。通过使用比较模块121比较两次(1xC_LOAD，2xC_LOAD)，多相位时钟信号的电压V1上升到V_REF之上，CK_OUT[N:1]的电平会恢复到正常水平，C_LOAD的设置和使用数量可以根据时钟频率的范围来调整。

基于同一发明构思，本申请实施例提供一种时钟数据恢复电路，包括本申请任一实施例的压控振荡器10。

本申请实施例提供的时钟数据恢复电路，与前面所述的压控振荡电路100的各实施例具有相同的发明构思及相同的有益效果，该时钟数据恢复电路中未详细示出的内容可参照前面所述的各实施例，在此不再赘述。

在一些实施例中，参见图4所示，时钟数据恢复电路，还包括采样模块20。

采样模块20的第一输入端与电平转换模块140的输出端电连接。采样模块20的第二输入端和输出端，分别用于输入串行数据和输出并行数据。

采样模块20，用于根据转换后的多相位时钟信号将串行数据转换为多位并行的并行数据。

可选地，采样模块20可以为采样器。

参见图5所示，Sampler表示采样模块20，DIN表示串行数据，DOUT[N:1]表示并行数据。表示采样模块20使用转换后的多相位时钟信号CK_OUT[N:1]来采样高速串行数据DIN，恢复出多位并行数据DOUT[N:1]。

基于同一发明构思，本申请实施例还提供一种多相位时钟信号的控制方法，应用于本申请任一实施例的压控振荡电路100，包括：

在振荡器110的输入端接收的输入电压小于基准电压时，对振荡器110输出的多相位时钟信号进行调控，使得多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。

可选地，在振荡器110的输入端接收的输入电压小于基准电压时，电压控制模块120对振荡器输出的多相位时钟信号进行调控，使得多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。

可选地，在振荡器110的输入端接收的输入电压小于基准电压时，对振荡器110输出的多相位时钟信号进行调控，包括：

比较模块121比较输入电压和基准电压的大小；若输入电压大于基准电压，则输出第一比较电压；若输入电压小于基准电压，则输出第二比较电压；

负载模块122在接收第一比较电压时，负载模块122断开与振荡器110的第一输出端的电连接，在接收第二比较电压时，负载模块122保持与振荡器110的第一输出端的电连接，使得振荡器110的输出负载增大，多相位时钟信号的电压不低于设计电压。

可选地，在本申请实施例中，参见图2和图5所示，比较模块121的第一输入端、第二输入端分别与基准电压端、振荡器110的输入端电连接。负载模块122的第一端、第二端、控制端分别用于与振荡器110的第一输出端、振荡器110的第二输出端、比较模块121的输出端电连接。

可选地，参见7所示，在振荡器110的输入端接收的输入电压小于基准电压时，对振荡器110输出的多相位时钟信号进行调控，包括：步骤S701至步骤S705。

S701、比较模块121比较振荡器110的输入端接收的输入电压是否大于基准电压，若是，执行步骤S702，若否，执行步骤S703。

S702、向负载模块122输出第一比较电压，之后执行步骤S704。

S703、向负载模块122输出第二比较电压，之后执行步骤S705。

可选地，若第一比较电压为高电平，则第二比较电压为低电平；若第一比较电压为低电平，则第二比较电压为高电平。

可选地，作为一种示例，参见图5所示，负载模块122包括两个控制开关和两个负载器件，两个控制开关包括第一控制开关K1和第二控制开关K2，两个负载器件包括第一电容C1和第二电容C2。

可选地，比较模块121输出的比较电压可以单独输出到负载模块122的每个第一控制开关K1和第二控制开关K2。

可选地，向负载模块122输出第一比较电压，包括：

向第一控制开关K1和第二控制开关K2输出第一比较电压。

可选地，向第一控制开关K1和第二控制开关K2输出第一比较电压，包括：

同时向第一控制开关K1和第二控制开关K2输出第一比较电压，或依次向第一控制开关K1和第二控制开关K2输出第一比较电压。

可选地，向负载模块122输出第二比较电压，包括：

向第一控制开关K1和第二控制开关K2输出第二比较电压。

可选地，向第一控制开关K1和第二控制开关K2输出第二比较电压，包括：

同时向第一控制开关K1和第二控制开关K2输出第二比较电压，或依次向第一控制开关K1和第二控制开关K2输出第二比较电压。

S704、负载模块122断开与振荡器110的第一输出端的电连接。

可选地，第一比较电压表示输入电压大于基准电压，此时输入电压不低于设计电压，多相位时钟信号的频率在设计频率范围内。

S705、负载模块122保持与振荡器110的第一输出端的电连接，使得振荡器110的输出负载增大，多相位时钟信号的电压不低于设计电压。

可选地，负载模块122保持与振荡器110的第一输出端的电连接，使得振荡器110的输出负载增大，提高多相位时钟信号的电压，使得多相位时钟信号的电压不低于设计电压，多相位时钟信号的频率在设计频率范围内。

可选地，结合图6所示，分别示出了第一控制开关K1和第二控制开关K2同时断开，一个闭合一个断开以及两个同时闭合的状态下，多相位时钟信号的电压V1对应升高，多相位时钟信号的输出频率增大的过程。在实际的控制过程中，可以根据设计频率范围，选择控制控制开关开闭和数量，从而进一步实现了压控振荡器具有宽频率工作范围特性，以满足不同的显示驱动芯片系统的要求。

可选地，在振荡器110的输入端接收的输入电压小于基准电压时，对振荡器110输出的多相位时钟信号进行调控之后，还包括：

将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号。

可选地，将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号之后，还包括：

根据转换后的多相位时钟信号将串行数据转换为多位并行的并行数据。

作为一种示例，本申请实施例还提供一种多相位时钟信号的控制方法，应用于本申请任一实施例的时钟数据恢复电路，包括如下步骤：

步骤一、在振荡器110的输入端接收的输入电压小于基准电压时，对振荡器110输出的多相位时钟信号进行调控，使得多相位时钟信号的频率为设计频率范围、且多相位时钟信号的电压不低于设计电压。

可选地，步骤一的具体步骤可采用图7所示的步骤S701至步骤S705。

步骤二、将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号。

可选地，电平转换模块140将多相位时钟信号的电压抬升至第一电压端的第一电压，形成转换后的多相位时钟信号。

步骤三、根据转换后的多相位时钟信号将串行数据转换为多位并行的并行数据。

可选地，电平转换模块140将转换后的多相位时钟信号向所述采样模块20输出。采样模块20根据转换后的多相位时钟信号将串行数据转换为多位并行的并行数据。

应用本申请实施例，至少能够实现如下有益效果：

(1)本申请实施例的压控振荡电路100电压控制模块120能够将振荡器110输出多相位时钟信号的频率调节到设计频率范围，从而能够满足显示驱动芯片系统对压控振荡电路100宽频率工作范围特性的要求。

(2)本申请实施例的比较模块121可以控制多相位时钟信号的电压不低于设计电压，从而在输入电压小于基准电压时，可以通过负载模块122使得振荡器110的输出负载增大，以提高多相位时钟信号的电压，从而实现多相位时钟信号的频率调节到设计频率范围。

(3)本申请实施例可以在保证压控振荡电路100性能的同时，扩展压控振荡电路100的频率工作范围。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。