阅读说明：本技术 实现宽带和高效的5g发射机的带符号的rfdac架构 (Signed RFDAC architecture for implementing wideband and efficient 5G transmitters ) 是由 D·庞顿 M·卡谢尔 A·保萨 E·塔勒尔 F·库特纳 D·格吕贝尔 于 2020-01-31 设计创作，主要内容包括：射频数模转换器(RFDAC)电路包括RFDAC阵列电路,其包括布置成多个段的单元阵列。多个段中的每个段被配置为处理输入数据信号。RFDAC阵列电路被配置为：基于激活多个段中的一组段,从而形成一组活跃段,来处理输入数据,以及当输入数据的符号改变时,停用该组活跃段中的部分活跃段,并激活RFDAC阵列电路内的符号改变段。符号改变段包括RFDAC阵列电路的多个段内的与该组活跃段不同的段。(A radio frequency digital-to-analog converter (RFDAC) circuit includes an RFDAC array circuit including an array of cells arranged in a plurality of segments. Each of the plurality of segments is configured to process an input data signal. The RFDAC array circuit is configured to: the input data is processed based on activating a set of segments of the plurality of segments, thereby forming a set of active segments, and when a sign of the input data changes, deactivating a portion of the active segments of the set of active segments and activating a sign change segment within the RFDAC array circuit. The sign change segment includes a segment within the plurality of segments of the RFDAC array circuit that is different from the set of active segments.)

具体实施方式

在本公开的一个实施例中，公开了一种射频数模转换器(RFDAC)电路。RFDAC电路包括RFDAC阵列电路，RFDAC阵列电路包括布置成多个段的单元阵列，每个段包括一组单元。在一些实施例中，多个段中的每个段被配置为处理输入数据信号。在一些实施例中，RFDAC阵列电路被配置为：基于根据本地振荡器(LO)信号激活多个段中的一组段(形成一组活跃段)来处理输入数据。在一些实施例中，当输入数据的符号改变时，RFDAC阵列电路还被配置为：停用该组活跃段中的部分活跃段，并激活RFDAC阵列电路内的符号改变段，以便实现与输入数据关联的符号改变。在一些实施例中，符号改变段包括RFDAC阵列电路的多个段内的与该组活跃段不同的段。

在本公开的一个实施例中，公开了一种射频数模转换器(RFDAC)电路。RFDAC电路包括RFDAC阵列电路，RFDAC阵列电路包括布置成多列的单元阵列，每列包括一组单元。在一些实施例中，多列中的一列或多列被配置为：选择性地激活，以便处理输入数据。在一些实施例中，当输入数据的符号为正时，多列中的一列或多列被配置为：根据预定义的第一填充顺序被激活。此外，在一些实施例中，当输入数据的符号为负时，多列中的一列或多列被配置为：根据预定义的不同的第二填充顺序被激活。在一些实施例中，填充顺序包括多列中的一列或多列被激活以便处理输入数据的顺序。

在本公开的一个实施例中，公开了一种差分射频数模转换器(RFDAC)电路。在一些实施例中，差分RFDAC电路包括差分RFDAC阵列电路，差分RFDAC阵列电路包括差分单元阵列，每个差分单元包括第一半部单元电路和第二半部单元电路。在一些实施例中，第一半部单元电路和第二半部单元电路分别由本地振荡器(LO)信号和反相LO信号来驱动。在一些实施例中，差分RFDAC阵列电路被配置为：在常规操作期间，基于在每个LO周期中同时激活与差分单元阵列中的一组差分单元关联的第一半部单元电路和第二半部单元电路来处理输入数据。在一些实施例中，差分RFDAC阵列电路还被配置为：在与输入数据关联的符号改变之前的LO周期中激活包括差分RFDAC阵列电路内的一组第一半部单元电路或一组第二半部单元电路的第一组半部单元电路，以便在符号改变期间处理输入数据。在一些实施例中，差分RFDAC阵列电路还被配置为：在与输入数据关联的符号改变之后的LO周期中激活包括该组第一半部单元电路或该组第二半部单元电路的、在符号改变之前的LO周期期间未被激活的第二组不同的半部单元电路，以便在符号改变期间处理输入数据。

现在将参照附图描述本公开，其中，相同的附图标记始终用以指代相同的元件，并且其中，所示的结构和设备不一定按比例绘制。如本文所使用的，术语“部件”、“系统”、“接口”、“电路”等旨在指代计算机相关的实体、硬件、软件(例如，在执行中)和/或固件。例如，部件可以是处理器(例如，微处理器、控制器或其他处理设备)、在处理器上运行的进程、控制器、对象、可执行文件、程序、存储设备、计算机、平板PC和/或具有处理设备的用户设备(例如，移动电话等)。举例来说，在服务器上运行的应用和服务器也可以是部件。一个或多个部件可以驻留在进程内，并且部件可以位于一台计算机上和/或分布在两台或多台计算机之间。本文可以描述一组元件或一组其他部件，其中，术语“组”可以解释为“一个或多个”。

此外，这些部件可以从各种计算机可读存储介质执行，计算机可读存储介质在其上例如使用模块存储有各种数据结构。部件可以例如根据具有一个或多个数据分组(例如，来自与本地系统、分布式系统和/或跨网络(例如，互联网、局域网、广域网或经由信号与其他系统的类似网络)中的另一组件交互的一个组件的数据)的信号，经由本地和/或远程进程进行通信。

作为另一示例，部件可以是具有由电气或电子电路操作的机械零件提供的特定或某些功能的装置，在其中，电气或电子电路可以由一个或多个处理器执行的软件应用或固件应用来操作。一个或多个处理器可以在装置内部或外部，并且可以执行软件或固件应用的至少一部分。作为又一示例，部件可以是通过没有机械零件的电子部件提供特定功能的装置；电子部件可以在其中包括一个或多个处理器，以执行至少部分地赋予电子部件的功能的软件和/或固件。

使用“示例性”一词旨在以具体的方式呈现概念。如本申请中使用的，术语“或”旨在表示包含性的“或”，而不是排他性的“或”。也就是说，除非另外指明或从上下文清楚可见，否则“X采用A或B”旨在表示任何自然包含性排列。也就是说，如果X采用A；X采用B；或X采用A和B两者，那么上述任何一种情况下都满足“X采用A或B”。此外，本申请和所附权利要求中使用的冠词“一”和“一个”通常应当被解释为表示“一个或多个”，除非另外指明或从上下文清楚可见指向单数形式。此外，如果在具体实施方式和权利要求中使用了术语“包括”、“包含”、“具有”、“带有”、“有”或其变体，则这些术语旨在以类似于术语“包括”的方式是包含性的。

以下详细描述提及附图。在不同的附图中可以使用相同的附图标记来识别相同或相似的元件。在以下描述中，出于解释而非限制的目的，阐述了诸如特定结构、架构、接口、技术等的具体细节，以便提供对各种实施例的各个方面的透彻理解。然而，对于受益于本公开的本领域技术人员而言显而易见的是，可以在脱离这些具体细节的其他示例中实践各种实施例的各个方面。在某些情况下，省略了对众所周知的设备、电路和方法的描述，以免用不必要的细节掩盖对各种实施例的描述。

如上所述，为了支持先进的RF发射机，例如5G发射机，RFDAC的效率和分辨率必须很高。此外，RFDAC需要支持带符号的操作。也就是说，RFDAC应当能够处理输入数据的符号改变。在RFDAC中，数模转换是通过由本地振荡器(LO)信号切换的一组单元来执行的。对输出信号有贡献的单元的数量由数字输入码决定。连同LO信号一起，还需要附加的控制信号(指示输入数据)，以便基于输入码(即，输入数据)启用和禁用合适数量的单元。在一些实施例中，输入数据可以包括带符号的数据，它可以具有正值或负值。可以通过对于数据的符号改变时的LO周期，将LO信号偏移180°，实际中使LO信号反相，来在RF域中表示带符号的数据。

在符号改变的情况下，即正到负符号转变或负到正符号转变，需要与LO信号完全同步地更新启用信号和禁用信号(即，指示输入数据的控制信号)，这对于实现来说，就算不是不可能的，也是几乎不可实现的，因为没有附加的时间来更新幅度数据，即启用和禁用单元。在一些实施例中，这导致数据驱动转变，其进一步的细节在以下实施例中给出。在一些实施例中，数据驱动转变导致输出处可见的毛刺或导致错误，因为输出幅度不正确，最终使RFDAC在EVM方面的性能降级，尤其是带外噪声性能。这种影响随着带宽增加而恶化，因为过零次数上升，并且因此在输出信号中引入的错误的数量也上升。因此，随着即将推出的通信标准(例如，5G发射机)，这个问题变得更严重。因此，实现干净的符号改变，即与LO信号完全同步地更新控制信号，在RFDAC中至关重要。

在RFDAC的现有实现方式中，干净的符号改变是通过添加辅助RFDAC(即，附加单元)来实现的。在一些实施例中，辅助RFDAC允许具有干净的符号改变，代价是效率，从而也降低了最大可能峰值输出功率。事实上，除了在符号改变转变期间，这些附加单元不提供任何信号，而充当附加负载。此外，在一些现有实现方式中，干净的符号改变是通过降低LO占空比(例如，降低到25％或33％)来实现的。在一些实施例中，降低LO占空比在关键的符号改变处在时间上打开数据能够被更新的窗口。然而，从50％降低LO占空比导致输出功率降低，因此导致功率效率降级。此外，生成这种非50％占空比并不是简单的，并且潜在地增加电路复杂性和功耗。

为了克服上述缺点，本公开中提出了在RFDAC中实现干净的符号改变的多种方法。特别地，在一个实施例中，提出了一种用于RFDAC的系统和方法，其基于动态地重新使用任何可用的DAC单元，以对于在符号改变期间改变状态(打开(ON)或关闭(OFF))的单元(例如，部分活跃段)支持干净的符号改变，来实现干净的符号改变，其进一步的细节在以下实施例中给出。在另一实施例中，提出了一种用于RFDAC的系统和方法，其基于利用2个附加列(一正和一负)，以对于在符号改变期间改变状态(打开(ON)或关闭(OFF))的单元(例如，部分活跃段)支持干净的符号改变，来实现干净的符号改变，其进一步的细节在以下实施例中给出。此外，在另一实施例中，提出了一种用于RFDAC的系统和方法，其基于对于RFDAC阵列内的各列单元，对于正输入数据和负输入数据使用不同的填充顺序，来实现干净的符号改变，其进一步的细节在以下实施例中给出。在又一实施例中，提出了一种用于差分RFDAC的系统和方法，其基于在符号改变之前的LO周期中和符号改变之后的LO周期中，仅激活与差分RFDAC关联的、由LO信号或反相LO信号之一驱动的一组半部单元，来实现干净的符号改变，其进一步的细节在以下实施例中给出。

图1示出了根据本公开的一个实施例的射频数模转换器(RFDAC)电路100的简化框图。在一些实施例中，RFDAC电路100可以被包括在无线通信系统的RF发射机内。在一些实施例中，RFDAC电路100促进与带符号的输入数据关联的干净的符号改变。RFDAC电路100包括RFDAC阵列电路102、本地振荡器(LO)电路104和输入解码器电路106。在一些实施例中，RFDAC阵列电路102包括被配置为处理输入数据(即，执行输入数据的数模转换)的单元阵列。在一些实施例中，RFDAC阵列电路102被配置为基于LO信号108处理输入数据。在一些实施例中，LO信号108包括一个或多个LO信号。在一些实施例中，LO电路104被配置为提供LO信号108。在一些实施例中，LO电路108可以还被配置为：在向RFDAC阵列电路102提供LO信号之前，生成/合成LO信号108。在一些实施例中，LO电路104可以包括被配置为分别提供一个或多个LO信号的一个或多个LO电路。在一些实施例中，输入解码器电路106被配置为：对输入数据进行解码，并生成要提供给RFDAC电路以便激活/启用处理输入数据所需的所需数量的单元的控制信号110。在一些实施例中，LO电路106和输入解码器电路106可以被实现为单个电路。在一些实施例中，LO电路104和输入解码器电路106彼此耦合，并且被配置为：在提供LO信号108和控制信号110之前，执行输入数据与LO信号的数字混合。在一些实施例中，RFDAC阵列电路内的每个单独的RFDAC单元可以包括两个相等的半部，称为左半部电路302a和右半部电路302b，用LO的相反相位驱动以生成差分RF+和RF-输出，如图3a中所示。在这样的实施例中，LO电路104可以被配置为：提供LO左信号和LO右信号，以分别驱动左半部电路302a和右半部电路302b。在一些实施例中，LO左信号和LO右信号不是严格差分的。在一些实施例中，它们在时间上偏移LO周期的一半，即180度。此外，在一些实施例中，每个RFDAC单元包括差分单元，差分单元包括分别由本地振荡器(LO)信号和反相LO信号驱动的第一半部单元电路和第二半部单元电路。在这样的实施例中，LO电路104可以被配置为提供LO信号和反相LO信号。替换地，在其他实施例中，每个RFDAC单元的单端实现方式(具有单端输出)也被认为在本公开的范围内。

在一些实施例中，RFDAC电路100被配置为支持带符号的操作。换言之，RFDAC电路100可以被配置为处理正输入数据和负输入数据。如上所述，可以通过对于输入数据的符号改变的LO周期，将LO信号偏移180°，实际上将它反相，来在RF域中表示带符号的数据。在这样的实施例中，LO电路104被配置为：当输入数据的符号改变时，使LO信号反相。此外，随着符号改变，更新控制信号以反映符号改变(即，启用/禁用单元)。在一些实施例中，需要与LO信号完全同步地更新控制信号，以便更新幅度数据，即，启用和禁用单元。在一些实施例中，如果控制信号和LO信号不同步，则可能发生数据驱动转变，其进一步细节在以下实施例中给出。在一些实施例中，RFDAC电路100通过避免数据驱动转变来促进干净的符号改变。在一些实施例中，RFDAC阵列电路102内的单元阵列可以被布置成多个段，每个段包括一组单元，如图2所示。然而，在其他实施例中，单元阵列可以是不同地布置(例如，没有分段布置)。

图2示出了根据本公开的一个实施例的RFDAC电路200的简化框图。在一些实施例中，RFDAC电路200包括图1中的RFDAC电路100的一种可能的实现方式。RFDAC电路200包括RFDAC阵列电路201，其中，单元阵列被布置成多个段202a、202b…202n。在一些实施例中，n可以是任何数字。在一些实施例中，多个段202a、202b…202n中的每个段包括一组单元。在一些实施例中，多个段202a、202b…202n中的每个段被配置为处理输入数据信号。在一些实施例中，每个段还被称为列，并且因此，在整个公开描述的实施例中，术语“段”和“列”可以可互换使用。在一些实施例中，RFDAC阵列电路201可以被包括在图1中的RFDAC阵列电路102内。在这样的实施例中，多个段中的一个或多个段被配置为：选择性地被激活，以便处理输入数据信号。在一些实施例中，RFDAC电路200还包括LO电路(类似于图1中的LO电路104，然而，在此未示出)、段控制电路210和控制数据电路212。在一些实施例中，段控制电路210和控制数据电路212一起形成输入解码器电路(例如，图1中的输入解码器电路106)。在一些实施例中，LO电路(例如，图1中的LO电路104)可以被配置为：向一个或多个段提供LO信号204a、204b…204n以激活一个或多个段，以便处理输入数据。在一些实施例中，激活一个或多个段是指向一个或多个段(或者一个或多个段内的所有单元)提供LO信号。在一些实施例中，多个段202a、202b…202n可以包括完全活跃段(即，所有单元都被启用)、不活跃段(即，所有单元都被禁用)和部分活跃段(即，一些单元被启用而一些单元被禁用)。在一些实施例中，段控制电路210被配置为：基于输入数据，向段提供段控制信号206a、206b…206n，以便启用段内的所有单元。在一些实施例中，控制数据电路212被配置为：向段内的每个单独的单元提供控制数据信号208a、208b…208k，以便启用每个段内的所需数量的单元。在一些实施例中，k可以是任何数字。在一些实施例中，段控制信号206a、206b…206n和控制数据信号208a、208b…208k指示输入数据。

在一些实施例中，不活跃段没有获得LO，或者对于不活跃段，LO被停用/切断并且不翻转)。因此，在一些实施例中，不管控制信号(即，段控制信号和控制数据信号)如何，不活跃段不提供输出(或处理输入数据)。此外，完全活跃段获得LO，同时关联的段控制信号指示，该段的所有单元都被启用。此外，部分活跃段获得LO，使段控制信号不活跃，并且因此对控制数据信号208a、208b…208n敏感，控制数据信号208a、208b…208n确定部分活跃段中的为活跃的或被启用的单元的数量。在符号改变期间，例如，在紧接着符号改变的LO周期期间，LO信号交换极性。在一些实施例中，归因于极性交换，LO信号对于整个LO周期可以保持活跃，本文称为接触(touching)LO转变，如与RFDAC阵列电路200关联的时序图400中所示。本文描绘时序图400以示出与符号改变关联的、导致数据驱动转变(这是不期望的行为)的可能的接触LO转变条件。特别地，时序图400描绘了发生接触LO转变的两种可能的符号改变事件，如分别在强调部分402和403中可见。在该实施例中，图4中的时序图400是关于RFDAC单元包括两个相等的半部(即，左半部电路和右半部电路，由相对于彼此相移了的LO驱动，以生成差分RF+和RF-输出，如图3a所示)的RFDAC阵列电路201描绘的。在这个特定的实现方式中，LO_left和LO_right在时间上偏移了半个LO循环，即180度，并且不是严格差分的。替换地，在其他实施例中，RFDAC阵列电路201可以包括单端RFDAC单元。在一些实施例中，时序图400是关于与RFDAC阵列电路201关联的单个段。

在RFDAC单元包括两个相等的半部的上述实现方式中，输入数据的符号确定左半部电路302a和右半部电路302b的切换的时间顺序。在该实施例中，对于正输入数据，LO左信号对于前半个LO周期是活跃的，而LO右信号对于后半个LO周期是活跃的，如图3b所示。类似地，对于负输入数据，LO左信号对于后半个LO周期是活跃的，而LO右信号对于前半个LO周期是活跃的，如图3c所示。然而，在不同的实施例中，切换的时间顺序可以不同。返回参照图4，在从正到负的符号改变期间(符号改变显示在图4的最上面一行)，LO右信号406和LO左信号404交换极性。结果，LO右信号406在整个信号转变期间，对于整个LO周期(即，符号改变之前的半个LO周期和符号改变之后的半个LO周期)保持活跃，而LO左信号404在整个信号转变期间，对于整个LO周期保持不活跃，如强调部分402所示。如图4中强调部分402可见，在正到负转变期间，LO右信号406经历接触LO转变，在其中，LO信号在整个信号转变期间，对于整个LO周期保持活跃。

类似地，在从负到正的符号改变期间，LO右信号406和LO左信号404交换极性。结果，LO左信号404在整个信号转变期间，对于整个LO周期(即，符号改变之前的半个LO周期和符号改变之后的半个LO周期)保持活跃，而LO右信号406在整个信号转变期间，对于整个LO周期保持不活跃，如强调部分403所示。如图4中可见，在负到正转变期间，LO左信号404经历接触LO转变，在其中，LO信号在整个信号转变期间，对于整个LO周期保持活跃。在该实施例中，对于每个符号改变，两个LO中只有一个(左或右)经历接触LO转变，即，LO在整个符号转变期间，对于整个LO周期保持活跃。虽然时序图400是关于RFDAC单元包括两个相等的半部的实现方式描绘的，但是接触LO转变也适用于包括单端RFDAC单元的RFDAC电路。在单端操作中，取决于LO切换的时间顺序，LO可能在正到负的符号改变期间或在负到正的符号改变期间经历接触LO转变。

在一些实施例中，在接触LO转变期间，活跃单元的数量也可能改变。在一些实施例中，活跃单元是指被启用的单元。在符号改变之前和之后完全开启的单元段没有问题。对于这些段，LO简单地保持活跃，如图4所示。这些单元对任何控制数据信号都不敏感，因此实现了干净的转变。类似地，在符号改变期间关闭的完全活跃段或打开的完全不活跃段表现出干净的转变(假设去往该段的LO是恰当生成的)。然而，在一些实施例中，在部分活跃段中，活跃单元的数量需要在符号改变期间改变。如果去往这种部分活跃段的LO对于整个LO周期保持活跃(换言之，如果部分活跃段经历接触LO转变)，则去往部分活跃段的控制数据信号发起各单元的切换，从而导致数据驱动转变。在一些实施例中，发生数据驱动转变是因为(启用或禁用RFDAC单元所需的)控制数据信号将需要与LO信号完全对齐，实际上这是不可能的。

因此，在一些实施例中，RFDAC电路200被配置为：在符号改变期间以如下方式操作：部分活跃段中没有一个经历接触LO转变(即，LO对于整个LO周期是活跃的)。图5a-5d示出了根据本公开的一个实施例的RFDAC阵列电路500。在一些实施例中，RFDAC阵列电路500类似于图2中的RFDAC阵列电路201，并且在此描绘以示出激活单元的方法，以便实现干净的符号改变。在一些实施例中，RFDAC阵列电路500促进在符号改变期间，对于部分活跃段避免接触LO转变条件。在一些实施例中，RFDAC阵列电路500可以被包括在图1中的RFDAC阵列电路100内。因此，本文参照图1中的RFDAC电路100和图2中的RFDAC电路200来解释RFDAC阵列电路500。在该实施例中，RFDAC阵列电路500包括RFDAC单元，RFDAC单元具有两个相等的半部，即左半部电路和右半部电路，由LO信号或偏移了180度的LO信号的两个相反相位来驱动，以生成差分RF+和RF-输出，如图3a所示。然而，在其他实施例中，RFDAC阵列电路500可以包括单端RFDAC单元。在一些实施例中，RFDAC阵列电路500包括被布置成多个段的单元阵列，每个段包括一组单元。在一些实施例中，多个段中的每个段被配置为处理输入数据信号，如上面关于图2所解释的。

在一些实施例中，RFDAC阵列电路500被配置为：在常规操作期间，基于激活多个段中的一组段(形成一组活跃段502a、502b和502c)来处理输入数据，如图5a和图5b中可见。在一些实施例中，该组活跃段包括完全活跃段(例如，502a和502b)和部分活跃段(例如，502c)。在一些实施例中，RFDAC阵列电路500被配置为：基于本地振荡器信号处理输入数据。特别地，图5a和图5b描绘了在符号改变之前的LO周期510期间的一组活跃段502a、502b和502c。在一些实施例中，RFDAC阵列电路500被配置为：从LO电路(例如，图1中的LO电路104)接收LO信号。在一些实施例中，LO电路可以被配置为：向该组活跃段中的每个段提供LO信号，以便在常规操作期间处理输入数据。在一些实施例中，RFDAC阵列电路500还被配置为：基于输入数据，接收段控制信号和控制数据信号，以便启用/禁用该组活跃段内的单元。在一些实施例中，RFDAC阵列电路500被配置为：接收来自段控制电路(例如，图2中的段控制电路210)的段控制信号和来自控制数据电路(例如，图2中的控制数据电路212)的控制数据信号。在一些实施例中，在常规操作期间，段控制信号识别完全活跃段502a和502b，并且控制数据信号识别部分活跃段502c内的活跃单元的数量。

当输入数据的符号改变时，RFDAC阵列电路500被配置为：停用该组活跃段中的部分活跃段502c，并激活RFDAC阵列电路500内的符号改变段502d，以便实现与输入数据关联的符号改变，如图5c中可见。在一些实施例中，符号改变段502d被配置为：处理部分活跃段502c的符号改变。在该示例实施例中，RFDAC阵列电路500被示为仅包括一个部分活跃段，即部分活跃段502c。然而，在其他实施例中，RFDAC阵列电路500可以包括一个或多个部分活跃段。因此，在这样的实施例中，当输入数据的符号改变时，RFDAC阵列电路500可以被配置为：停用一个或多个部分活跃段。此外，在这样的实施例中，RFDAC阵列电路500可以包括一个或多个符号改变段(而不是仅仅一个符号改变段502d)，并且RFDAC阵列电路500可以被配置为：激活一个或多个符号改变段。在一些实施例中，部分活跃段502c内的活跃单元的数量和符号改变段502d内的活跃单元的数量可以不同。在一些实施例中，RFDAC阵列电路500被配置为：仅对于输入数据的符号改变之后的预定义时间间隔(例如，对于符号改变之后的前半个LO时期)，停用部分活跃段502c并激活符号改变段502d。在一些实施例中，符号改变段502d包括RFDAC阵列电路500的多个段内的与该组活跃段502a、502b和502c不同的段。在一些实施例中，符号改变段502d可以包括RFDAC阵列电路500内的与该组活跃段不同的任何段。在一些实施例中，符号改变段502d是从RFDAC阵列电路500内的在先前LO周期期间为不活跃的一组段中动态选择的。在一些实施例中，先前LO周期是指刚好在符号改变之前的LO周期(例如，图5a和图5b中的LO周期510)。然而，在其他实施例中，符号改变段的位置可以是预定义的。

在这样的实施例中，LO电路(例如，图1中的LO电路104)被配置为：在符号改变之后的前半个LO周期期间，停用去往部分活跃段的LO信号(例如，在图6中的LO周期602期间是LO右信号606)，并向符号改变段提供符号改变LO信号(例如，符号改变LO右信号610)以激活符号改变段，以便实现与输入数据关联的符号改变。在一些实施例中，符号改变LO信号相对于LO信号具有反相的极性。在一些实施例中，图6描绘了与RFDAC阵列电路500的部分活跃段502c关联的符号切换的时序图600。在RFDAC单元包括两个相等的半部单元的实现方式中，(当发生符号改变时)停用部分活跃段包括：仅停用经历与符号改变关联的接触LO转变的半部单元，并且激活符号改变段包括：仅激活与符号改变段关联的对应的半部单元。因此，如图6所示，在正到负的转变期间，只有部分活跃段的右半部电路经历接触LO转变，并且因此，仅停用部分活跃段502c的右半部电路，并仅激活符号改变段502d的右半部单元。

因此，在该特定实施例中，LO电路被配置为：在符号改变之后的前半个LO周期602期间，停用去往部分活跃段502c的LO右信号606，并向符号改变段502d提供符号改变LO右信号610以激活符号改变段。此外，输入解码器电路(例如，图1中的输入解码器电路106)被配置为：在符号改变之后的前半个LO周期期间，向符号改变段502d提供符号改变控制数据信号(例如，图6中的符号改变控制右信号614)。在一些实施例中，符号改变控制数据信号识别符号改变段502d内的活跃单元的数量。在一些实施例中，符号改变控制数据信号被配置为：启用符号改变段502d内的一个或多个单元。然而，在一些实施例中，符号改变控制数据信号可以不启用符号改变段502d内的任何单元(例如，在符号改变之后存在输入数据减少的实施例中)。因此，在这样的实施例中，符号改变段502d内的活跃单元的数量可以为零。在一些实施例中，符号改变控制数据信号反映在符号改变之后要提供给部分活跃段502c的控制数据信号。在一些实施例中，利用符号改变段502d代替部分活跃段502c来处理符号改变使得能够在紧接着符号改变的LO周期期间，与LO信号同步地更新控制数据信号，从而避免数据驱动转变。此外，作为这种布置的结果，RFDAC阵列电路500内没有部分活跃段经历接触LO转变。

在一些实施例中，RFDAC阵列电路500还被配置为：在符号改变603之后的后半个LO周期期间(或在预定义时间间隔之后)，停用符号改变段502d。在一些实施例中，RFDAC阵列电路500还被配置为：在符号改变603之后的后半个LO周期期间(或在预定义时间间隔之后)，基于符号改变之后的输入数据，选择性地重新激活部分活跃段502c。例如，在该实施例中，假设符号改变之前和之后的完全活跃段的数量相同，并且假设输入数据的改变限于一个段。因此，在该实施例中，在符号改变603之后的后半个LO周期期间，重新激活部分活跃段502c。然而，在一些实施例中，如果输入数据随着符号改变而减少，(即，不需要部分活跃段中的单元是活跃的以处理符号改变之后的输入数据)，则可以不重新激活部分活跃段502c。此外，在一些实施例中，如果输入数据随着符号改变而增加(即，需要部分活跃段中的所有单元以及一个或多个附加段是活跃的以处理符号改变之后的输入数据)，则在预定义时间间隔之后重新激活部分活跃段502c。此外，在这样的实施例中，RFDAC阵列电路500可以被配置为：在符号改变之后激活一个或多个附加段。在这样的实施例中，LO电路被配置为：在LO周期603中，停用符号改变LO信号(例如，图6中的符号改变LO右信号610)。在一些实施例中，LO电路还被配置为：基于符号改变之后的输入数据，选择性地重新激活LO周期603中的LO信号(例如，图6中的LO右信号606)。在一些实施例中，符号改变之后的LO信号包括相对于符号改变之前的LO信号具有反相的极性的更新的LO信号。此外，输入解码器电路被配置为：在LO周期603中，停用去往符号改变段502d的符号改变控制数据信号614。

图7示出了被配置为支持正交操作的RFDAC阵列电路700。在一些实施例中，RFDAC阵列电路700的操作原理类似于图5中的RFDAC阵列电路500。在一些实施例中，RFDAC阵列电路700可以被包括在图2中的RFDAC阵列电路201以及图1中的RFDAC阵列电路102内，并且因此在此参照RFDAC电路200和RFDAC电路100进行解释。在一些实施例中，RFDAC阵列电路700类似于RFDAC阵列电路201，包括布置成多个段的单元阵列，每个段包括一组单元。在一些实施例中，RFDAC阵列电路700被配置为：基于根据I相本地振荡器(LO)信号激活RFDAC阵列电路700的多个段中的一组段(形成一组I相段702)来处理I相输入数据。

在一些实施例中，RFDAC阵列电路700还被配置为：基于根据Q相本地振荡器(LO)信号激活RFDAC阵列电路700的多个段中的一组段(形成一组Q相段704)来处理Q相输入数据。在这样的实施例中，LO电路(例如，图1中的LO电路104)可以被配置为：提供I相LO信号和Q相LO信号。此外，在这样的实施例中，控制数据电路(例如，图2中的控制数据电路212)可以被配置为：基于I相输入数据和Q相输入数据，提供I相控制数据信号和Q相控制数据信号。此外，段控制电路(例如，图2中的段控制电路210)可以被配置为：基于I相输入数据和Q相输入数据，提供I相段控制信号和Q相段控制信号。

当发生与I相输入数据关联的符号改变时，在一些实施例中，RFDAC阵列电路700被配置为：停用该组I相段内的部分活跃段，并激活RFDAC阵列电路内的I相符号改变段，类似于上面关于以上RFDAC电路500所解释的过程。在一些实施例中，I相符号改变段包括RFDAC阵列电路700的多个段内的与该组I相段和该组Q相段不同的段。在一些实施例中，当发生与Q相输入数据关联的符号改变时，RFDAC阵列电路700被配置为：停用该组Q相段内的部分活跃段，并激活RFDAC阵列电路内的Q相符号改变段，类似于上面关于以上RFDAC电路500所解释的过程。在一些实施例中，Q相符号改变段包括RFDAC阵列电路700的多个段内的与该组Q相段和该组I相段不同的段。

在这样的实施例中，LO电路还被配置为：在符号改变之后的LO周期期间，停用去往I相部分活跃段的I相LO信号，并向I相符号改变段提供I相符号改变LO信号，以便实现与I相输入数据关联的符号改变。类似地，在这样的实施例中，LO电路还被配置为：在符号改变之后的LO周期期间，停用去往Q相部分活跃段的Q相LO信号，并向Q相符号改变段提供Q相符号改变LO信号，以便实现与Q相输入数据关联的符号改变。此外，在这样的实施例中，输入解码器电路被配置为：向I相符号改变段提供I相符号改变控制数据信号。在一些实施例中，I相符号改变控制数据信号识别I相符号改变段内的活跃单元的数量。此外，输入解码器电路被配置为：向Q相符号改变段提供Q相符号改变控制数据信号。在一些实施例中，Q相符号改变控制数据信号识别Q相符号改变段内的活跃单元的数量。

图8a-8d描绘了RFDAC阵列电路800中与I相输入数据关联的符号切换过程的一种可能的实现方式。在一些实施例中，RFDAC阵列电路800类似于图7中的RFDAC阵列电路700，并且因此参照图7进行解释。在一些实施例中，在常规操作期间，I相段是从左向右填充的，如图8所示。在该实施例中，最左边的段802a用作I相符号改变段。然而，在其他实施例中，I相符号改变段可以包括RFDAC阵列电路的多个段内的与该组I相段和该组Q相段不同的任何段。为了利用最左边的段802a作为I相符号改变段，在该实施例中，RFDAC阵列电路800被配置为：在符号改变之前的LO周期期间，将该组I相段以如下方式偏移：最左边的段802a在符号改变之前是空的，如图8b所示。此外，在符号改变之后的前半个LO周期804期间，停用部分活跃段802b并且激活I相符号改变段802a，以处理符号改变，如图8c所示。此外，在符号改变之后的后半个LO周期806中，停用I相符号改变段802a并且重新激活部分活跃段802b，如图8c所示。此外，在符号改变之后的两个或更多个LO周期之后，将该组I相段偏移回到原始位置，如图8d所示。上述实现方式仅为一种可能的实现方式，不应理解为限制性的。在其他实施例中，基于利用任何可用段(I相或Q相)来处理符号改变，可以在不偏移该组I相段的情况下实现符号切换，如上面关于以上图5a-5d所解释的。此外，以上过程同样适用于与Q相段关联的符号切换。

图9示出了根据本公开的一个实施例的支持符号改变控制数据信号(例如，图6中的符号改变控制左信号612或图6中的符号改变控制右信号614)的RFDAC单元900的可能的实现方式。在一些实施例中，RFDAC单元900可以被包括在以上实施例中所描述的任何RFDAC阵列电路内。如图9中可见，RFDAC单元900包括用于符号改变控制数据信号(例如，图6中的符号改变控制左信号612)的专用迹线902。此外，RFDAC单元900包括耦合到符号改变控制数据信号迹线902和常规控制数据信号迹线904的多路复用器906。在一些实施例中，多路复用器电路906被配置为：在符号改变控制数据信号迹线902与常规控制数据信号迹线904之间进行选择，以便在符号改变期间接收合适的控制信号。在该实现方式中，仅描绘了RFDAC单元的左半部电路。然而，以上实现方式也适用于RFDAC单元的右半电路。此外，在其他实施例中，以上实现方式也可以应用于单端RFDAC单元。

图10a示出了根据本公开的一个实施例的支持符号改变控制数据信号(例如，图6中的符号改变控制左信号612或图6中的符号改变控制右信号614)的RFDAC阵列电路1000的实现方式。在一些实施例中，RFDAC阵列电路1000可以被包括在以上实施例中所描述的任何RFDAC阵列电路内。在该实施例中，RFDAC阵列电路1000被划分成两个部分，包括第一RFDAC阵列部分1002a和第二RFDAC阵列部分1002b。在一些实施例中，第一阵列部分1002a和第二阵列部分1002b中的段的数量可以不同。在一些实施例中，第一阵列部分1002a被配置为包括部分活跃段，如图10b中可见，而第二阵列部分1002b被配置为包括符号改变段，如图10c中可见。在这样的实施例中，控制数据电路(例如，图2中的控制数据电路212)可以被配置为：分离要提供给RFDAC阵列电路1000的控制信号的生成。特别地，控制数据电路可以被配置为：在常规操作期间生成要提供给第一阵列部分1002a(包括部分活跃段)的控制数据信号(例如，图6中的控制数据信号613和615)，并在符号改变期间生成要提供给第二阵列部分1002b(包括符号改变段)的符号改变控制信号(例如，图6中的符号改变控制数据信号612和614)。

图11a示出了根据本公开的一个实施例的时序图1100，其描绘了符号改变控制数据信号(例如，图6中的符号改变控制左信号612或图6中的符号改变控制右信号614)的生成。在一些实施例中，所提出的原理仅适用于具有两个相等的半部(即，左手电路和右手电路)的RFDAC单元，如图3a所示。在一些实施例中，在符号改变期间，符号改变段(例如，图5c中的符号改变段502d)被配置为：使用未经历接触LO转变的半部单元的控制数据信号作为符号改变控制数据信号。换言之，当在单元的右侧发生接触LO转变时，RFDAC单元的左侧的控制数据信号被用作符号改变控制数据信号，反之亦然。特别地，如图11a中强调部分1102中可见，在从正到负的符号改变期间，RFDAC单元的左侧的控制数据信号(即，控制左1104)被重新用作符号改变控制数据信号(用于符号改变LO右1106)。

图11b示出了根据本公开的一个实施例的支持如图11a中所示的符号改变控制数据信号的生成的RFDAC单元1150的可能的实现方式。在一些实施例中，RFDAC单元1150可以被包括在以上实施例中所描述的任何RFDAC阵列电路内。如图11b中可见，RFDAC单元1150包括多路复用器1152，多路复用器1152被配置为：接收左控制数据信号1154和右控制数据信号1156两者。在一些实施例中，多路复用器1152被配置为：在左控制数据信号1154与右控制数据信号1156之间进行选择，支持常规操作或符号改变操作。在该实现方式中，仅描绘了RFDAC单元的左半部电路。然而，以上实现方式也适用于RFDAC单元的右半部电路。

图11c示出了根据本公开的一个实施例的支持如图11a中所示的符号改变控制数据信号的生成的原理的RFDAC阵列电路1170的可能的实现方式。在一些实施例中，RFDAC阵列电路1170可以被包括在以上实施例中所描述的任何RFDAC阵列电路内。代替在各个单元中本地地在左控制信号与右控制信号之间进行复用(如以上图11b所示)，对于某些段，左控制信号和右控制信号被复用，如图11c所示。在符号改变期间处理接触LO脉冲的符号改变段必须关于在符号改变前一刻部分活跃的段使控制信号交换(左/右)。左控制信号和右控制信号预先(upfront)被复用，以便在需要时(即，取决于正常操作期间或符号改变操作期间部分活跃段的位置)进行逻辑交换。

图12a示出了根据本公开的一个实施例的RFDAC阵列电路1200。在一些实施例中，RFDAC阵列电路1200示出了图2中的RFDAC阵列电路201的另一可能的实现方式。在一些实施例中，RFDAC阵列电路1200促进在符号改变期间避免部分活跃段的接触LO转变条件，从而防止数据驱动转变。在一些实施例中，RFDAC阵列电路1200可以被包括在图1中的RFDAC阵列电路100内。因此，这里参照图1中的RFDAC电路100和图2中的RFDAC电路200来解释RFDAC阵列电路1200。在一些实施例中，RFDAC阵列电路1200包括RFDAC单元，RFDAC单元具有两个相等的半部，即左半部电路和右半部电路，用LO信号或偏移了180度的LO信号的两个相反的相位来驱动，以生成差分RF+和RF-输出，如图3a所示。替换地，在其他实施例中，RFDAC阵列电路1200可以包括单端RFDAC单元。

在一些实施例中，RFDAC阵列电路1200包括布置成多个段的单元阵列，每个段包括一组单元。在一些实施例中，多个段中的每个段被配置为处理输入数据信号，如上面关于图2所解释的。在一些实施例中，RFDAC阵列电路1200内的多个段包括被配置为仅处理负输入数据信号的专用负段1202。因此，在一些实施例中，当RFDAC阵列电路1200正在处理正输入数据信号时，专用负段1202是不活跃的(或空的)。此外，RFDAC阵列电路1200内的多个段包括被配置为仅处理正输入数据信号的专用正段1204。因此，在一些实施例中，当RFDAC阵列电路1200正在处理负输入数据信号时，专用正段1204是不活跃的(或空的)。在其他实施例中，专用负段1202和专用正段1204的位置可以不同于图12a中描绘的位置。

在一些实施例中，RFDAC阵列电路1200被配置为：在常规操作期间，基于激活多个段中的一组段(形成一组活跃段1203)来处理输入数据，类似于上面图5a-5d中的RFDAC阵列电路500。在一些实施例中，该组活跃段包括完全活跃段和部分活跃段(例如，1203a)。虽然在该实施例中未示出，但是在其他实施例中，当输入数据包括正输入数据时，除了专用负段之外，该组活跃段还可以包括多个段(包括专用正段1204)中的一个或多个段。类似地，当输入数据包括负输入数据时，除了专用正段之外，该组活跃段还可以包括多个段(包括专用负段1202)中的一个或多个段。在一些实施例中，RFDAC阵列电路1200被配置为：基于本地振荡器信号处理输入数据。在一些实施例中，RFDAC阵列电路1200被配置为：从LO电路(例如，图1中的LO电路104)接收LO信号。在一些实施例中，LO电路可以被配置为：向该组活跃段中的每个段提供LO信号，以便在常规操作期间处理输入数据。在一些实施例中，RFDAC阵列电路1200还被配置为：基于输入数据，接收段控制信号和控制数据信号，以便启用该组活跃段内的单元，如上面关于图2所解释的。在一些实施例中，RFDAC阵列电路1200被配置为：接收来自段控制电路(例如，图2中的段控制电路210)的段控制信号和来自控制数据电路(例如，图2中的控制数据电路212)的控制数据信号，如上面关于图2所解释的。

当输入数据的符号改变时，RFDAC阵列电路1200被配置为：停用该组活跃段中的部分活跃段1203a，并激活RFDAC阵列电路1200内的符号改变段(专用负段1202或专用正段1204之一，这取决于关联的符号改变)，以便实现与输入数据关联的符号改变。特别地，在输入数据的正到负转变期间，RFDAC阵列电路1200被配置为：停用多个活跃段中的部分活跃段1203a，并激活专用负段1202(其在符号改变之前是空的)，以便实现符号改变，从而避免与部分活跃段关联的接触LO转变，如图12b中可见。在一些实施例中，图12b描绘了在正到负转变之后的RFDAC阵列电路1200。如图12b中可见，专用负段1202被激活，以处理正到负的符号改变。因此，在输入数据的正到负转变期间，专用负段1202包括符号改变段。

类似地，在输入数据的负到正转变期间，RFDAC阵列电路1200被配置为：停用多个活跃段中的部分活跃段1203a，并激活专用正段1204(其在符号改变之前是空的)，以便实现符号改变，从而避免与部分活跃段关联的接触LO转变，如图12c中可见。在一些实施例中，图12c描绘了在负到正转变之后的RFDAC阵列电路1200。如图12c中可见，专用正段1204被激活，以处理负到正的符号改变。因此，在输入数据的负到正转变期间，专用正段1204包括符号改变段。在一些实施例中，部分活跃段内的活跃单元的数量和符号改变段内的活跃单元的数量可以不同。在一些实施例中，RFDAC阵列电路1200被配置为：仅针对输入数据的符号改变之后的预定义时间间隔(例如，在符号改变之后的前半个LO周期)，停用部分活跃段并激活符号改变段。

在这样的实施例中，LO电路(例如，图1中的LO电路104)被配置为：停用去往部分活跃段1203a的LO信号，并向符号改变段(即，专用负段1202或专用正段1204)提供符号改变LO信号以激活符号改变段，以便实现与输入数据关联的符号改变，类似于上面关于图5a-5d中的RFDAC阵列电路所解释的。在一些实施例中，符号改变LO信号相对于LO信号具有相反的极性。在一些实施例中，LO电路被配置为：仅针对符号改变之后的预定义时间间隔，停用去往部分活跃段1203a的LO信号，并向符号改变段提供符号改变LO信号。此外，控制数据电路(例如，图2中的控制数据电路212)被配置为：向符号改变段提供符号改变控制数据信号。在一些实施例中，符号改变控制数据信号识别符号改变段内的活跃单元的数量。在一些实施例中，符号改变控制数据信号被配置为：启用符号改变段内的一个或多个单元，以便实现符号改变。然而，在一些实施例中，符号改变控制数据信号可能不启用符号改变段内的任何单元(例如，在符号改变之后输入数据减少的实施例中)。因此，在这样的实施例中，符号改变段内的活跃单元的数量可以为零。在一些实施例中，符号改变控制数据信号反映在符号改变之后要提供给部分活跃段1203a的控制数据信号。在一些实施例中，利用符号改变段代替部分活跃段1203a来处理符号改变使得能够在紧接着符号改变的LO周期期间，与LO信号同步地更新控制数据信号，从而避免数据驱动转变。此外，作为这种布置的结果，RFDAC阵列电路1200内没有部分活跃段经历接触LO转变。在一些实施例中，RFDAC阵列电路1200还被配置为：在符号改变之后的预定义时间间隔之后，停用符号改变段。在一些实施例中，RFDAC阵列电路1200还被配置为：基于输入数据改变，选择性地重新激活部分活跃段1203a，如上面关于图5d所解释的。在这样的实施例中，LO电路被配置为：在预定义时间间隔之后，停用符号改变LO信号。此外，LO电路被配置为：在预定义时间间隔之后，选择性地重新激活去往部分活跃段1203a的LO信号。此外，控制数据电路被配置为：在预定义时间间隔之后，停用去往符号改变段的符号改变控制数据信号。在一些实施例中，控制数据电路还被配置为：在预定义时间间隔之后，向部分活跃段1203a提供更新的控制数据信号(反映符号改变)。

图13a示出了根据本公开的一个实施例的RFDAC阵列电路1300。在一些实施例中，RFDAC阵列电路1300示出了图2中的RFDAC阵列电路201的另一可能的实现方式。在一些实施例中，RFDAC阵列电路1300促进在符号改变期间，避免部分活跃段的接触LO转变条件，从而防止数据驱动转变。在一些实施例中，RFDAC阵列电路1300可以被包括在图1中的RFDAC阵列电路100内。因此，这里参照图1中的RFDAC电路100和图2中的RFDAC电路200来解释RFDAC阵列电路1300。在一些实施例中，RFDAC阵列电路1300包括布置成多个段的单元阵列，每个段包括一组单元。在一些实施例中，多个段中的每个段被配置为处理输入数据信号，如上面关于图2所解释的。在一些实施例中，每个段进一步被称为列，因此，在此处描述的实施例中，术语“段”和“列”可互换地使用。在该实施例中，RFDAC阵列电路1300被示为仅包括4列，col0、col 1、col 2和col 3。然而，在其他实施例中，RFDAC阵列电路1300可以包括任何数量的列。在一些实施例中，RFDAC阵列电路1300包括具有两个相等的半部的RFDAC单元，即左半部电路和右半部电路，用LO信号或偏移了180度的LO信号的两个相反的相位来驱动，以生成差分RF+和RF-输出，如图3a所示。替换地，在其他实施例中，RFDAC阵列电路1200可以包括单端RFDAC单元。

在一些实施例中，RFDAC阵列电路(例如，RFDAC阵列电路1300)包括与其关联的填充顺序。在一些实施例中，填充顺序是指与RFDAC阵列电路关联的多个段或列被配置为按顺序填充或激活以便处理输入数据的预定义顺序。为了避免数据驱动转变，在一些实施例中，RFDAC阵列电路1300被配置为：当输入数据的符号为正时，基于根据预定义的第一填充顺序激活多列中的一列或多列，来处理输入数据。此外，RFDAC阵列电路1300被配置为：当输入数据的符号为负时，基于根据预定义的第二填充顺序激活多列中的一列或多列，来处理输入数据。如图13b中可见，在一个示例实施例中，当输入数据的符号为正时，要填充的第一列为“col 0”，而当输入数据的符号为负时，它为“col 1”。因此，在该示例实施例中，第一预定义填充顺序包括Col0→Col1→Col2→Col3，并且第二预定义填充顺序包括Col1→Col0→Col2→Col3。在另一示例实施例中，如图13c中可见，第一预定义填充顺序包括Col0→Col1→Col2→Col3，并且第二预定义填充顺序包括Col2→Col1→Col0→Col3。在一些实施例中，被激活以处理正输入数据的一列或多列和被激活以处理负输入数据的一列或多列可以不同，这取决于填充顺序。

在一些实施例中，预定义的第一填充顺序和预定义的第二填充顺序可以相差一列或多列，这取决于与符号改变关联的码变化。在一些实施例中，与符号改变关联的码变化对应于需要随着符号改变而被激活或停用的单元的数量。在一些实施例中，需要随着符号改变而被激活或停用的单元的数量可以多于或少于一列。例如，在一些实施例中，如果与符号改变关联的码变化(指示输入数据改变)小于一列，则预定义的第一填充顺序和预定义的第二填充顺序可以仅相差一列，如图13b中的填充顺序表1320所示。然而，如果与符号改变关联的码变化(指示输入数据改变)多于一列(例如，2列)，则预定义的第一填充顺序和预定义的第二填充顺序可以相差多于一列，如图13c中的填充顺序表1350所示。为了支持所提出的构思，在一些实施例中，输入解码器电路(例如，图1中的输入解码器电路106)被配置为；当输入数据的符号为正时，提供第一组控制信号(例如，上面关于图2所解释的段控制信号，或控制数据信号，或两者)，以根据预定义的第一填充顺序激活多列中的一列或多列。在一些实施例中，输入解码器电路还被配置为：当输入数据的符号为负时，提供第二组不同的控制信号，以根据预定义的第二填充顺序激活多列中的一列或多列。在一些实施例中，LO电路(例如，图1中的LO电路104)被配置为：向多列中的一列或多列提供LO信号，以便根据第一预定义填充顺序或第二预定义填充顺序激活一列或多列。

图14a示出了根据本公开的一个实施例的差分RFDAC阵列电路1400。在一些实施例中，差分RFDAC阵列电路1400可以是RFDAC电路(例如，图1中的RFDAC电路100)的一部分。在此处描述的实施例中，利用差分RFDAC阵列电路的RFDAC电路被称为差分RFDAC电路。在一些实施例中，RFDAC阵列电路1400包括图1中的RFDAC阵列电路102的一种可能的实现方式。在一些实施例中，RFDAC阵列电路1400包括差分单元1402、1404等的阵列，它们被配置为：选择性地激活，以便处理输入数据，即执行输入数据的数模转换。在一些实施例中，差分单元阵列的每个差分单元包括第一半部单元电路(例如，第一半部单元电路1402a)和第二半部单元电路(例如，第二半部单元电路1402b)。在一些实施例中，第一半部单元电路和第二半部单元电路分别由本地振荡器(LO)信号LO 1410和反相LO信号1412来驱动。在一些实施例中，反相LO信号1412相对于LO信号LO 1410被偏移180度。

在一些实施例中，RFDAC阵列电路1400被配置为：从LO电路(例如，图1中的LO电路104)接收LO 1410和1412。在一些实施例中，RFDAC阵列电路1400还被配置为：从输入解码器电路(例如，图1中的输入解码器电路104)接收指示输入数据的控制信号。在一些实施例中，与差分RFDAC阵列电路的差分单元阵列的一组差分单元关联的第一半部单元电路和第二半部单元电路被配置为：在每个LO周期中同时激活，以便处理输入数据。在一些实施例中，RFDAC阵列电路1400被配置为支持带符号的操作。换言之，RFDAC阵列电路1400可以被配置为：处理正输入数据和负输入数据。如上所述，可以通过对于输入数据的符号改变的LO周期，将LO信号偏移180°，实际中将它反相，来在RF域中表示带符号的数据。因此，在一些实施例中，当输入数据的符号改变时，LO 1410和1412在极性上被反相(或交换)，如图14b中的时序图1450的强调部分1452所示的。此外，随着符号改变，控制信号被更新，以反映符号改变(即，启用/禁用单元)。

在一些实施例中，由于极性交换，对于整个LO周期，LO信号和信号可以保持活跃，本文称为接触LO转变条件，如时序图1450所示。此处描绘时序图1450是为了示出与符号改变关联的、导致数据驱动转变(这是不期望的行为)的可能的接触LO转变条件，如上面在先前实施例中所解释的。在时序图1450中，对于正输入数据，LO信号1410和信号1412在每个LO周期的前半个部分期间保持活跃。此外，对于负输入数据，LO信号1410和信号1412在每个LO周期的后半个部分保持活跃。因此，在该示例实施例中，仅在负到正的符号改变期间经历接触LO转变。然而，在其他实施例中，激活LO信号1410和信号1412的时间顺序可以不同。例如，在一些实施例中，对于正输入数据，LO信号1410和信号1412可以在每个LO周期的后半个部分期间保持活跃。此外，对于负输入数据，LO信号1410和信号1412可以在每个LO周期的前半个部分保持活跃。在这样的实施例中，仅在正到负的符号改变期间经历接触LO转变。

在一些实施例中，RFDAC阵列电路1400被配置为：以在符号改变期间避免接触LO转变的方式操作。特别地，在一些实施例中，RFDAC阵列电路1400被配置为：在常规操作期间，基于在每个LO周期中同时激活与差分单元阵列的一组差分单元关联的第一半部单元电路和第二半部单元电路，来处理输入数据。在一些实施例中，该组差分单元包括差分RFDAC阵列电路内的差分单元阵列中的一个或多个差分单元。在一些实施例中，RFDAC阵列电路1400被配置为：分别基于LO信号1410和信号1412，激活与差分单元阵列的该组差分单元关联的第一半部单元电路和第二半部单元电路，如图14c所示。特别地，如图14c中可见，对于正输入数据，LO信号1410和信号1412在每个LO周期的前半个部分期间保持活跃。此外，对于负输入数据，LO信号1410和信号1412对于每个LO周期的后半个部分保持活跃。因此，在该实施例中，对于正输入数据，与差分单元阵列的该组差分单元关联的第一半部单元电路和第二半部单元电路在每个LO周期的前半个部分被激活。类似地，对于负输入数据，与差分单元阵列的该组差分单元关联的第一半部单元电路和第二半部单元电路在每个LO周期的后半个部分被激活。然而，在其他实施例中，如上所述，针对正输入数据和负输入数据激活LO信号1410和信号1412的时间顺序可以不同。因此，在该实施例中，仅当符号改变包括负到正的符号改变时，才可能经历接触LO转变。

为了避免与符号改变关联的接触LO转变，在一些实施例中，RFDAC阵列电路1400被配置为：在与输入数据关联的符号改变之前的LO周期中，激活包括一组第一半部单元电路或一组第二半部单元电路的半部单元电路中的第一组半部单元电路，以便在符号改变期间处理输入数据。换言之，在符号改变之前的LO周期中，只有一组半部单元电路，即该组第一半部单元电路或该组第二半部单元电路被激活，从而形成第一组半部单元电路。在一些实施例中，RFDAC阵列电路1400还被配置为：在与输入数据关联的符号改变之后的LO周期中，激活包括该组第一半部单元电路或该组第二半部单元电路的半部单元电路中的、在符号改变之前的LO周期期间未被激活的第二组不同的半部单元电路，以便在符号改变期间处理输入数据。换言之，在符号改变之后的LO周期中，只有一组半部单元电路，即在符号改变之前的LO周期期间未被激活的该组第一半部单元电路或该组第二半部单元电路被激活，从而形成第二组半部单元电路。在一些实施例中，符号改变包括正到负的符号改变或负到正的符号改变中经历接触LO转变条件的一个。

特别地，如图14c中强调部分1466所示，在符号改变之前的LO周期期间(即，当输入数据仍然为负时)，只有信号1412保持活跃。在该实施例中，符号改变包括负到正的符号改变。因此，在该实施例中，在符号改变之前的LO周期中被激活的第一组半部单元电路包括该组第二半部单元电路(由信号1412驱动)。此外，如图14c中的强调部分1468中可见，在符号改变之后的LO周期期间(即，当输入数据为正时)，只有LO信号1410保持活跃。因此，在该实施例中，在符号改变之后的LO周期中被激活的第二组半部单元电路包括该组第一半部单元电路(由LO信号1410驱动)。

图14d示出了另一实施例，其中，在符号改变之前的LO周期期间(即，当输入数据仍然为负时)，只有LO信号1410保持活跃，如强调部分1476中可见。因此，在该实施例中，在符号改变之前的LO周期中被激活的第一组半部单元电路包括该组第一半部单元电路(由LO信号1410驱动)。此外，如图14d中的强调部分1478中可见，在符号改变之后的LO周期期间(即，当输入数据为正时)，只有信号1412保持活跃。因此，在该实施例中，在符号改变之后的LO周期中被激活的第二组半部单元电路包括该组第二半部单元电路(由信号1412驱动)。

在一些实施例中，在符号改变之前的LO周期期间被激活的第一组半部单元电路中的半部单元电路的数量和在符号改变之后的LO周期中被激活的第二组半部单元电路中的半部单元电路的数量大于(或在一些实施例中，为两倍)该组差分单元中在常规操作期间被激活的差分单元的数量(其中，第一半部单元电路和第二半部单元电路同时被激活)。在一些实施例中，在符号改变之前的LO周期期间和在符号改变之后的LO周期期间被激活的半部单元电路的数量增加(或加倍)，以便使得RFDAC阵列电路1400与在常规操作期间当两组半部单元电路被激活时处理的输入数据相比，能够在符号改变期间处理相同量的输入数据。

在一些实施例中，LO电路和输入解码器电路被配置为：在检测到符号改变时，分别提供更新的LO信号和更新的控制信号。在一些实施例中，符号改变是基于来自符号改变检测器电路(其可以是或可以不是差分RFDAC电路的一部分)的输出来检测的。图14e示出了根据本公开的一个实施例的符号改变检测器电路1480的一种可能的实现方式。在一些实施例中，符号改变检测器电路1480生成三个输出signChanges[n]、signChanged[n]和doubleAmplitude[n]。在一些实施例中，信号signChanges[n]指示符号在下一个周期中改变，而signChanged[n]指示符号在前一个周期中已经改变了。最后，当两个信号中的任一个为高时，信号doubleAmplitude[n]活跃，并确定是否需要将幅度信息加倍。

图14f示出了根据本公开的一个实施例的解码器电路1485的可能的实现方式。在一些实施例中，解码器电路1485被配置为：生成去往图14a中的RFDAC阵列电路1400的更新的LO信号(即，1486a和1486b)和更新的控制信号(即，1487a和1487b)。在一些实施例中，解码器电路1485被配置为：基于来自符号改变检测器电路(例如，以上图14e中的符号改变检测器电路1480)的信号，生成更新的LO信号和更新的控制信号。在一些实施例中，基于来自符号改变检测器电路的输出，在符号改变之前生成更新的LO信号和更新的控制信号。在一些实施例中，解码器电路1485是上面实施例中所描述的LO电路和输入解码器电路的组合实现。在不同的实施例中，LO电路和输入解码器电路可以以组合的方式来实现，或者作为分开的电路来实现。图14g示出了用于基于图14f中的解码器电路1485生成更新的LO信号的时序图1490。此外，图14h示出了用于基于图14f中的解码器电路1485生成更新的控制信号的时序图1495。

图15示出了根据本公开的一个实施例的用于射频数模转换器(RFDAC)电路的方法1500的流程图。在一些实施例中，此处参照图5a-5d中的RFDAC阵列电路500和图6中的时序图600来解释方法1500。在一些实施例中，RFDAC阵列电路500可以被包括在图2中的RFDAC阵列电路202和图1中的RFDAC阵列电路102内。因此，在一些实施例中，此处还参照图1中的RFDAC电路100和图2中的RFDAC电路200来解释方法1500。在1502处，在RFDAC阵列电路(例如，图5a和图5b中的RFDAC阵列电路500)处，在常规操作期间，基于根据本地振荡器(LO)信号(例如，图2中的LO信号204a、204b等)激活与RFDAC阵列电路关联的多个段中的一组段(形成一组活跃段(例如，图5a和图5b中的段502a、502b和502c))，来处理输入数据。

在1504处，当输入数据的符号改变时(例如，从正到负的符号改变，如图5c所示)，停用该组活跃段中的部分活跃段(例如，图5c中的部分活跃段502c)，并激活RFDAC阵列电路内的符号改变段(例如，图5c中的符号改变段502d)，以便实现与输入数据关联的符号改变。在一些实施例中，符号改变段包括RFDAC阵列电路内的与该组活跃段不同的任何段。在一些实施例中，仅对于输入数据的符号变化之后的预定义时间间隔(例如，对于符号改变之后的前半个LO周期)，停用部分活跃段并激活符号改变段，如上面参照图5a-5d所解释的。在1506处，从LO电路(例如，图1中的LO电路104)向该组活跃段中的每个段提供LO信号，以便在常规操作期间处理输入数据。在1508处，当输入数据的符号改变时，停用去往部分活跃段的LO信号(例如，图6中的LO右信号606)，并将符号改变LO信号(例如，图6中的符号改变LO右信号610)从LO电路提供给符号改变段，以激活符号改变段。

在1510处，在常规操作期间，将控制数据信号(例如，图2中的控制数据信号208a、208b等)从控制数据电路(例如，图2中的控制数据电路212)提供给部分活跃段。在一些实施例中，控制数据信号识别部分活跃段内的活跃单元的数量。在1512处，当输入数据的符号改变时，将符号改变控制数据信号(例如，图6中的符号改变控制右信号614)从控制数据电路提供给符号改变段。在一些实施例中，符号改变控制数据信号识别符号改变段内的活跃单元的数量。在一些实施例中，在符号改变之后的预定义时间间隔之后，停用符号改变段。此外，在一些实施例中，在符号改变之后的预定义时间间隔之后，基于输入数据改变，选择性地重新激活部分活跃段，如上面关于图5d所解释的。在这样的实施例中，LO电路可以被配置为：在符号改变之后的预定义时间间隔之后，停用符号改变LO信号并激活去往部分活跃段的LO信号。在一些实施例中，在符号改变之后的LO信号包括相对于在符号改变之前的LO信号具有反相的极性的更新的LO信号。此外，输入解码器电路被配置为：在预定义时间间隔之后，停用去往符号改变段的符号改变控制数据信号。

图16示出了根据本公开的一个实施例的用于射频数模转换器(RFDAC)电路的方法1600的流程图。在一些实施例中，此处参照图12a-12c中的RFDAC阵列电路1200来解释方法1600。在一些实施例中，RFDAC阵列电路1200可以被包括在图2中的RFDAC阵列电路202和图1中的RFDAC阵列电路102内。因此，在一些实施例中，此处还参照图1中的RFDAC电路100和图2中的RFDAC电路200来解释方法1600。在1602处，在RFDAC阵列电路(例如，图12a-12c中的RFDAC阵列电路1200)处，在常规操作期间，基于根据本地振荡器(LO)信号(例如，图2中的LO信号204a、204b等)激活与RFDAC阵列电路关联的多个段中的一组段(形成一组活跃段(例如，图12a中的段1203))，来处理输入数据。

在1604处，当输入数据的符号改变时，停用该组活跃段的部分活跃段(例如，图12a中的部分活跃段1203a)，并激活RFDAC阵列电路内的符号改变段(例如，图12b中的符号改变段1202或图12c中的符号改变段1204)，以便实现与输入数据关联的符号改变。在一些实施例中，当与输入数据关联的符号改变包括正到负转变时，符号改变段包括专用负段(例如，图12b中的专用负段1202)。在其他实施例中，当与输入数据关联的符号改变包括负到正转变时，符号改变段包括专用正段(例如，图12c中的专用正段1204)。在一些实施例中，仅对于输入数据的符号改变之后的预定义时间间隔(例如，对于符号改变之后的前半个LO周期)，停用部分活跃段并激活符号改变段。

在1606处，从LO电路(例如，图1中的LO电路104)向该组活跃段中的每个段提供LO信号，以便在常规操作期间处理输入数据。在1608处，当输入数据的符号改变时，停用去往部分活跃段的LO信号，并从LO电路向符号改变段提供符号改变LO信号，以激活符号改变段。在1610处，在常规操作期间，从控制数据电路(例如，图2中的控制数据电路212)向部分活跃段提供控制数据信号(例如，图2中的控制数据信号208a、208b等)。在一些实施例中，控制数据信号识别部分活跃段内的活跃单元的数量。在1612处，当输入数据的符号改变时，从控制数据电路向符号改变段提供符号改变控制数据信号。在一些实施例中，符号改变控制数据信号识别符号改变段内的活跃单元的数量。在一些实施例中，在符号改变之后的预定义时间间隔之后，停用符号改变段。此外，在一些实施例中，根据输入数据的改变，在符号改变之后的预定义时间间隔之后选择性地重新激活部分活跃段，如上面关于以上图12a-12c所解释的。在这样的实施例中，LO电路可以被配置为：在符号改变之后的预定义时间间隔之后，停用符号改变LO信号，并激活去往部分活跃段的LO信号。在一些实施例中，符号改变之后的LO信号包括相对于符号改变之前的LO信号具有反相的极性的更新的LO信号。此外，输入解码器电路被配置为：在预定义时间间隔之后，停用去往符号改变段的符号改变控制数据信号。

图17示出了根据本公开的一个实施例的用于射频数模转换器(RFDAC)电路的方法1700的流程图。在该实施例中，参照图13a中的RFDAC阵列电路1300以及图13b和图13c中各自的填充顺序表1320和1350来解释方法1700。在一些实施例中，RFDAC阵列电路1300可以被包括在图2中的RFDAC阵列电路202和图1中的RFDAC阵列电路102内。因此，此处还参照图1中的RFDAC电路100和图2中的RFDAC电路200来解释方法1700。在1702处，在RFDAC阵列电路(例如，图13a中的RFDAC阵列电路1300)处，当输入数据的符号为正时，基于根据预定义的第一填充顺序(例如，图13b中的填充顺序表1320所示的Col0→Col1→Col2→Col3)选择性地激活与RFDAC阵列电路关联的多列中的一列或多列，来处理输入数据。

在1704处，在RFDAC阵列电路处，当输入数据的符号为正时，基于根据预定义的不同的第二填充顺序(例如，图13b中的填充顺序表1320所示的Col1→Col0→Col2→Col3)选择性地激活与RFDAC阵列电路关联的多列中的一列或多列，来处理输入数据。在一些实施例中，填充顺序包括多列中的一列或多列被激活以处理输入数据的顺序。在1706处，当输入数据的符号为正时，从输入解码器电路(例如，图1中的输入解码器电路106)向RFDAC阵列电路提供第一组控制信号(例如，上面关于图2所解释的段控制信号，或控制数据信号，或两者)，以根据预定义的第一填充顺序激活一列或多列。在1708处，当输入数据的符号为负时，从输入解码器电路向RFDAC阵列电路提供不同的第二组控制信号，以根据预定义的第二填充顺序激活一列或多列。在1710处，从LO电路(例如，图1中的LO电路104)向多列中的一列或多列提供LO信号，以便根据第一预定义填充顺序或第二预定义填充顺序激活一列或多列。

图18示出了根据本公开的一个实施例的用于差分射频数模转换器(RFDAC)电路的方法1800的流程图。在该实施例中，参照图14a中的差分RFDAC阵列电路1400以及图14c和图14d中各自的时序图1460和1470来解释方法1800。在一些实施例中，RFDAC阵列电路1400可以被包括在图1中的RFDAC阵列电路102内。因此，此处还参照图1中的RFDAC电路100来解释方法1800。在1802处，在差分RFDAC阵列电路(例如，图14a中的差分RFDAC阵列电路1400)处，在常规操作期间，基于在每个LO周期中同时激活与关联于差分RFDAC阵列电路的差分单元阵列的一组差分单元关联的第一半部单元电路(例如，图14a中的第一半部单元电路1402a)和第二半部单元电路(例如，图14a中的第二半部单元电路1402b)，来处理输入数据。在一些实施例中，该组差分单元包括差分RFDAC阵列电路内的差分单元阵列中的一个或多个差分单元。在一些实施例中，第一半部单元电路和第二半部单元电路分别由本地振荡器(LO)信号和反相LO信号来驱动。

在1804处，在与输入数据关联的符号改变之前的LO周期中(例如，在图14c中的强调部分1466所示的LO周期中)，激活差分RFDAC阵列电路内的包括一组第一半部单元电路或一组第二半部单元电路的半部单元电路中的第一组半部单元电路，以便在符号改变期间处理输入数据。在1806处，在与输入数据关联的符号改变之后的LO周期中(例如，在图14c中的强调部分1468所示的LO周期中)，激活包括该组第一半部单元电路或该组第二半部单元电路的半部单元电路中的在符号改变之前的LO周期期间未激活的不同的第二组半部单元电路，以便在符号改变期间处理输入数据。在一些实施例中，符号改变包括负到正的符号改变或正到负的符号改变中的一个，这取决于激活LO信号和信号的时间顺序，如上面关于图14a-14d所解释的。

在一些实施例中，在符号改变之前的LO周期期间被激活的第一组半部单元电路中的半部单元电路的数量和在符号改变之后的LO周期中被激活的第二组半部单元电路中的半部单元电路的数量大于(或在一些实施例中，为两倍)该组差分单元中在常规操作期间被激活的差分单元的数量(其中，第一半部单元电路和第二半部单元电路同时被激活)。在一些实施例中，在符号改变之前的LO周期期间和在符号改变之后的LO周期期间被激活的半部单元电路的数量增加(或加倍)，以便使得RFDAC阵列电路与在常规操作期间当两组半部单元电路被激活时处理的输入数据相比，能够在符号改变期间处理相同量的输入数据。

虽然上面将方法示出和描述为一系列动作或事件，但是应当理解，这些动作或事件的所示顺序不应被解释为限制意义。例如，一些动作可以以不同的顺序发生，和/或与除了本文示出和/或描述的那些动作或事件之外的其他动作或事件同时发生。此外，并非需要所有所示的动作来实现本文公开的一个或多个方面或实施例。另外，本文描绘的一个或多个动作可以在一个或多个分开的动作和/或阶段中执行。

虽然已经关于一种或多种实现方式示出和描述了装置，但是可以在不脱离所附权利要求的精神和范围的情况下，对所示的示例做出改变和/或修改。特别是关于由上述部件或结构(组件、设备、电路、系统等)执行的各种功能，除非另有说明，否则用于描述这些部件的术语(包括对“模块”的引用)旨在对应于执行所描述的部件的指定功能的任何部件或结构(例如，在功能上等同)，即使在结构上不等同于所公开的执行本文所示的本发明示例性实现方式中的功能的结构。

特别是关于由上述部件(组件、设备、电路、系统等)执行的各种功能，除非另有说明，否则用于描述这些部件的术语(包括对“模块”的引用)旨在对应于执行所描述的部件的指定功能的任何部件或结构(例如，在功能上等同)，即使在结构上不等同于所公开的执行本文所示的本公开示例性实现方式中的功能的结构。此外，虽然可能仅关于若干实现方式中的一个公开了特定特征，但是这种特征可以与其他实现方式的一个或多个其他特征组合，如对于任何给定或特定应用可能是期望的和有利的。

示例可以包括以下主题，例如方法、用于执行方法的动作或模块的手段、包括指令的至少一种机器可读介质，该指令在由机器执行时使机器执行方法的动作或用于根据本文描述的实施例和示例，使用多种通信技术进行并发通信的装置或系统的动作。

示例1是一种射频数模转换器(RFDAC)电路，包括：RFDAC阵列电路，包括布置成多个段的单元阵列，每个段包括一组单元，其中，所述多个段中的每个段被配置为处理输入数据信号；并且其中，所述RFDAC阵列电路被配置为：基于根据本地振荡器(LO)信号，激活所述多个段中的一组段，从而形成一组活跃段，来处理输入数据；以及当输入数据的符号改变时，停用所述一组活跃段中的部分活跃段，并激活所述RFDAC阵列电路内的符号改变段，以便实现与输入数据关联的符号改变；其中，所述符号改变段包括所述RFDAC阵列电路的所述多个段内的与所述一组活跃段不同的段。

示例2是一种RFDAC电路，包括示例1的主题，还包括LO电路，所述LO电路被配置为：向所述一组活跃段中的每个段提供LO信号，以便在常规操作期间处理输入数据；以及当发生输入数据的符号改变时，停用去往所述部分活跃段的LO信号，并向所述符号改变段提供符号改变LO信号以激活所述符号改变段，以便实现与输入数据关联的符号改变，其中，所述符号改变LO信号相对于所述LO信号具有反相的极性，或者所述符号改变LO信号相对于所述LO信号偏移基本上180度。

示例3是一种RFDAC电路，包括示例1-2的主题，包括或省略要素，还包括输入解码器电路，所述输入解码器电路被配置为：向所述部分活跃段提供控制数据信号，其中，所述控制数据信号识别在常规操作期间所述部分活跃段内的活跃单元的数量；以及当发生输入数据的符号改变时，向所述符号改变段提供符号改变控制数据信号，其中，所述符号改变控制数据信号反映在符号改变之后要提供给所述部分活跃段的控制数据信号，并且其中，所述符号改变控制数据信号识别所述符号改变段内的活跃单元的数量。

示例4是一种RFDAC电路，包括示例1-3的主题，包括或省略要素，其中，所述符号改变段包括所述RFDAC阵列电路内的与所述一组活跃段不同的任何段。

示例5是一种RFDAC电路，包括示例1-4的主题，包括或省略要素，其中，所述部分活跃段包括一个或多个部分活跃段，并且所述符号改变段包括一个或多个符号改变段。

示例6是一种RFDAC电路，包括示例1-5的主题，包括或省略要素，其中，所述符号改变段包括专用负段和专用正段中的一个，其中，所述专用负段包括所述RFDAC阵列电路内的被配置为仅处理负输入数据信号的段，并且其中，当与输入数据关联的符号改变包括正到负转变时，所述专用负段包括所述符号改变段；并且其中，所述专用正段包括所述RFDAC阵列电路内的被配置为仅处理正输入数据信号的段，并且其中，当与输入数据关联的符号改变包括负到正转变时，所述专用正段包括所述符号改变段。

示例7是一种RFDAC电路，包括示例1-6的主题，包括或省略要素，其中，所述RFDAC阵列电路被配置为：对于输入数据的符号改变之后的预定义时间间隔，停用所述一组活跃段中的所述部分活跃段，并激活所述RFDAC阵列电路内的所述符号改变段。

示例8是一种RFDAC电路，包括示例1-7的主题，包括或省略要素，其中，所述RFDAC阵列电路还被配置为：在所述预定义时间间隔之后，停用所述符号改变段。

示例9是一种RFDAC电路，包括示例1-8的主题，包括或省略要素，其中，所述预定义时间间隔包括符号改变之后的半个LO周期。

示例10是一种RFDAC电路，包括示例1-9的主题，包括或省略要素，其中，所述RFDAC阵列电路的每个单元包括左半部电路和右半部电路，其中，所述左半部电路和所述右半部电路用LO信号或偏移了180度的LO信号的两个相反的相位来驱动。

示例11是一种RFDAC电路，包括示例1-10的主题，包括或省略要素，其中，选择性地停用所述部分活跃段包括：停用与所述部分活跃段关联的将经历与符号改变关联的接触LO转变的所述右半部电路或所述左半部电路，并且激活所述符号改变段包括：激活与所述部分活跃段对应的所述右半部电路或所述左半部电路。

示例12是一种RFDAC电路，包括示例1-11的主题，包括或省略要素，其中，所述部分活跃段内的活跃单元的数量与所述符号改变段内的活跃单元的数量不同。

示例13是一种RFDAC电路，包括示例1-12的主题，包括或省略要素，其中，输入数据包括I相输入数据和Q相输入数据，并且其中，处理输入数据包括：基于根据所述本地振荡器(LO)信号，激活所述RFDAC阵列电路的所述多个段中的一组段，从而形成一组I相段，来处理所述I相输入数据；以及基于根据所述本地振荡器(LO)信号，激活所述RFDAC阵列电路的所述多个段中的一组段，从而形成一组Q相段，来处理所述Q相输入数据。

示例14是一种RFDAC电路，包括示例1-13的主题，包括或省略要素，其中，实现符号改变包括：停用所述一组I相段内的部分活跃段，并激活所述RFDAC阵列电路内的I相符号改变段，以便实现与所述I相输入数据关联的符号改变，其中，所述I相符号改变段包括所述RFDAC阵列电路内的所述多个段内的与所述一组I相段和所述一组Q相段不同的段；以及停用所述一组Q相段内的部分活跃段，并激活所述RFDAC阵列电路内的Q相符号改变段，以便实现与所述Q相输入数据关联的符号改变，其中，所述Q相符号改变段包括所述RFDAC阵列电路内的所述多个段内的与所述一组Q相段和所述一组I相段不同的段。

示例15是一种RFDAC电路，包括示例1-14的主题，包括或省略要素，其中，由所述输入解码器电路提供的控制数据信号包括I相控制数据信号和Q相控制数据信号，所述I相控制数据信号识别所述一组活跃I相段的部分活跃段内的活跃单元的数量，所述Q相控制数据信号识别所述一组活跃Q相段的部分活跃段内的活跃单元的数量。

示例16是一种RFDAC电路，包括示例1-15的主题，包括或省略要素，其中，由所述输入解码器电路提供的符号改变控制数据信号包括I相符号改变控制数据信号和Q相符号改变控制数据信号，所述I相符号改变控制数据信号识别所述I相符号改变段内的活跃单元的数量，所述Q相符号改变控制数据信号识别所述Q相符号改变段内的活跃单元的数量。

示例17是一种射频数模转换器(RFDAC)电路，包括：RFDAC阵列电路，包括布置成多列的单元阵列，每列包括一组单元，其中，所述多列中的每一列被配置为处理输入数据信号，并且其中，所述RFDAC阵列电路被配置为：当输入数据的符号为正时，基于根据预定义的第一填充顺序，激活所述多列中的一列或多列，来处理输入数据；以及当输入数据的符号为负时，基于根据不同的预定义的第二填充顺序，激活所述多列中的一列或多列，来处理输入数据；其中，所述填充顺序包括所述多列被配置为激活以便处理输入数据的预定义顺序。

示例18是一种RFDAC电路，包括示例17的主题，其中，所述预定义的第一填充顺序和所述预定义的第二填充顺序相差一列或多列。

示例19是一种RFDAC电路，包括示例17-18的主题，包括或省略要素，其中，当与输入数据的符号改变关联的码变化小于一列时，所述预定义的第一填充顺序和所述预定义的第二填充顺序相差一列。

示例20是一种RFDAC电路，包括示例17-19的主题，包括或省略要素，还包括输入解码器电路，所述输入解码器电路被配置为：当输入数据的符号为正时，提供第一组控制信号，以根据所述预定义的第一填充顺序激活所述一列或多列；以及当输入数据的符号为负时，提供不同的第二组控制信号，以根据所述预定义的第二填充顺序激活所述一列或多列。

示例21是一种差分射频数模转换器(RFDAC)电路，包括：差分RFDAC阵列电路，包括差分单元阵列，每个差分单元包括第一半部单元电路和第二半部单元电路，其中，所述第一半部单元电路和所述第二半部单元电路分别由本地振荡器(LO)信号和反相LO信号来驱动，并且其中，所述差分RFDAC阵列电路被配置为：在常规操作期间，基于在每个LO周期中同时激活与所述差分单元阵列中的一组差分单元关联的所述第一半部单元电路和所述第二半部单元电路，来处理输入数据；在与输入数据关联的符号改变之前的LO周期中，激活包括一组第一半部单元电路或一组第二半部单元电路的半部单元电路中的第一组半部单元电路，以便在符号改变期间处理输入数据；以及在与输入数据关联的符号改变之后的LO周期中，激活包括所述一组第一半部单元电路或所述一组第二半部单元电路的半部单元电路中的、在符号改变之前的LO周期期间未激活的不同的第二组半部单元电路，以便在符号改变期间处理输入数据。

示例22是一种差分RFDAC电路，包括示例21的主题，其中，所述第一组半部单元电路中的半部单元电路的数量和所述第二组半部单元电路中的半部单元电路的数量大于所述一组差分单元中的在常规操作期间被激活的差分单元的数量。

示例23是一种差分RFDAC电路，包括示例21-22的主题，包括或省略要素，其中，所述第一组半部单元电路中的半部单元电路的数量和所述第二组半部单元电路中的半部单元电路的数量是所述一组差分单元中的在常规操作期间被激活的差分单元的数量的两倍。

示例24是一种差分RFDAC电路，包括示例21-23的主题，包括或省略要素，其中，对于正输入数据，在每个LO周期的前半个部分期间激活所述第一半部单元电路和所述第二半部单元电路，并且其中，对于负输入数据，在每个LO周期的后半个部分期间激活所述第一半部单元电路和所述第二半部单元电路。

示例25是一种差分RFDAC电路，包括示例21-24的主题，包括或省略要素，其中，与输入数据关联的符号改变包括负到正的符号改变。

示例26是一种差分RFDAC电路，包括示例21-25的主题，包括或省略要素，其中，对于正输入数据，在每个LO周期的后半个部分期间激活所述第一半部单元电路和所述第二半部单元电路，并且其中，对于负输入数据，在每个LO周期的前半个部分激活所述第一半部单元电路和所述第二半部单元电路。

示例27是一种差分RFDAC电路，包括示例21-26的主题，包括或省略要素，其中，与输入数据关联的符号改变包括正到负的符号改变。

虽然已经关于一个或多个实现方式示出和描述了本发明，但是在不脱离所附权利要求的精神和范围的情况下，可以对所示的示例做出改变和/或修改。特别是关于由上述部件或结构(组件、设备、电路、系统等)执行的各种功能，除非另有说明，否则用于描述这些部件的术语(包括对“模块”的引用)旨在对应于执行所描述的部件的指定功能的任何部件或结构(例如，在功能上等同)，即使在结构上不等同于所公开的执行本文所示的本发明示例性实施方式中的功能的结构。

结合本文公开的方面描述的各种说明性逻辑、逻辑块、模块和电路可以用被设计为执行本文所述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件部件或其任何组合来实现或执行。通用处理器可以是微处理器，但是替代地，处理器可以是任何常规处理器、控制器、微控制器或状态机。

本公开的所示实施例的以上描述，包括摘要中所描述的内容，并非旨在是穷尽性的，或将所公开的实施例限制为所公开的精确形式。虽然本文为了说明的目的描述了特定实施例和示例，但是如本领域技术人员能够认识到的，被认为在这样的实施例和示例的范围内的各种修改是可能的。

在这点上，虽然已经结合各种实施例和对应的附图描述了所公开的主题，但是在适用的情况下，应当理解，可以使用其他类似的实施例，或者可以对所描述的实施例进行修改和添加，以用于执行所公开的主题的相同、相似、替代或替换功能，而不偏离它。因此，所公开的主题不应当限于本文所述的任何单个实施例，而是应当根据所附权利要求在广度和范围上进行解释。