一种基于双输入比较器的二阶全无源噪声整形sar adc
阅读说明：本技术 一种基于双输入比较器的二阶全无源噪声整形sar adc (Two-order all-passive noise shaping SAR ADC based on double-input comparator ) 是由 吴建辉 孙志伟 黄毅 魏晓彤 张力振 李红 于 2021-08-25 设计创作，主要内容包括：本发明公开了一种基于双输入比较器的二阶全无源噪声整形SAR ADC,包括基本的SAR ADC模块和余量处理电路所述余量处理电路包括四个余量采样电容、第一次积分电容、第二次积分电容、时钟以及各电容对应的控制开关；通过不同电容对应的开关来控制余量电压的积分以及无源信号-积分电压的求和,从而达到单支路实现二阶无源噪声整形效果。这种无源结构可以降低功耗,同时无源结构能够使得最终噪声传递函数系数由电容比例确定,所以电路整体PVT稳定性更高；由于利用单个支路实现二阶整形,所以降低了比较器的噪声和设计要求。考虑到无源积分增益损失,结构中还包含二倍的无源增益来补偿增益损失,从而保证较高的整形效果。(The invention discloses a two-order fully passive noise shaping SAR ADC based on a double-input comparator, which comprises a basic SAR ADC module and a margin processing circuit, wherein the margin processing circuit comprises four margin sampling capacitors, a first integral capacitor, a second integral capacitor, a clock and control switches corresponding to the capacitors; the integration of the residual voltage and the summation of the passive signal-integration voltage are controlled by switches corresponding to different capacitors, so that the effect of realizing second-order passive noise shaping by a single branch circuit is achieved. The passive structure can reduce power consumption, and meanwhile, the passive structure can enable the final noise transfer function coefficient to be determined by the capacitance proportion, so that the overall PVT stability of the circuit is higher; since second order shaping is achieved with a single branch, noise and design requirements of the comparator are reduced. In consideration of the passive integral gain loss, the structure also comprises double passive gain to compensate the gain loss, thereby ensuring higher shaping effect.)
技术领域
本发明涉及一种基于双输入比较器的二阶全无源噪声整形SAR ADC，属于无源噪声整形SAR ADC技术领域。
背景技术
SAR ADC凭借中等分辨率以及低功耗的特点而受到广泛运用，但是由于其内部比较器噪声和量化噪声，使得SAR ADC的分辨率受到限制，为了降低SAR ADC带宽内量化噪声和比较器噪声对其精度的影响，噪声整形作为比较流行的技术可以有效降低带宽内噪声功率，提高SAR ADC的分辨率。
在已有的研究中，噪声整形的方式主要包括有源噪声整形和无源噪声整形，有源噪声整形SAR ADC[1]利用运放对余量电压进行放大，然后进行积分，这样处理的优点在于可以实现较好的噪声传递函数，达到比较好的噪声整形效果，但是引入运放会带来功耗的提升以及降低整体电路PVT的稳定性。采用无源噪声整形方式[2]可以降低电路的功耗，同时无源积分使得所设计的噪声传递函数系数由电容比值确定，因此电路的PVT稳定性较高，但是无源积分存在增益损失，所以整形的效果比有源方式差一些。无论是有源方式还是无源方式，传统一阶噪声整形SAR ADC需要额外的一个比较器输入对实现输入信号与积分结果求和，为了达到比一阶更好的整形效果，往往会设计出二阶噪声整形电路，对于传统二阶噪声整形电路[3]，则额外需要两个比较器输入对，这样就会产生更多热噪声，同时为了弥补无源积分增益损失，比较器输入对管尺寸需要进行一定的放大，导致回踢噪声增加，这样对于最终的整形效果会产生一定的负面影响。针对传统整形结构引入多输入比较器的问题，基于双输入比较器的无源噪声整形结构也被提出[4]，但只是一阶无源噪声整形，所以SAR ADC精度并不高。
[1]C.-C.Liu and M.-C.Huang,“A 0.46mW 5MHz-BW 79.7dB-SNDR noise-shaping SAR ADC with dynamic-amplififier-based FIR-IIR fifilter,”in IEEEInt.Solid-State Circuits Conf.(ISSCC)Dig.Tech.Papers,Feb.2017,pp.466–467.
[2]W.Guo,N.Sun,‘A 13b-ENOB 173dB-FoM 2nd-order NS SAR ADC withpassive integrators,’IEEE Symp.VLSI Circuits,pp.236-237,June 2017.
[3]H.Zhuang,W.Guo,J.Liu,H.Tang,Z.Zhu,L.Chen,and N.Sun,“A Second-OrderNoise-Shaping SAR ADC With Passive Integrator and Tri-Level Voting,”IeeeJournal of Solid-State Circuits,vol.54,no.6,pp.1636-1647,Jun,2019.
[4]Y.-Z.Lin,C.-Y.Lin,S.-C.Tsou,C.-H.Tsai,and C.-H.Lu,"A 40MHz-BW320MS/sPassive Noise-Shaping SAR ADC with Passive Signal-Residue Summation in14nm FinFET,"IEEE International Solid State Circuits Conference.pp.330-+,2019.
发明内容
本发明的目的是提供一种基于双输入比较器的二阶全无源噪声整形SAR ADC，以解决传统的噪声整形SAR ADC需要使用多输入比较器的问题。
为实现上述目的，本发明采用的技术方案为：
一种基于双输入比较器的二阶全无源噪声整形SAR ADC，包括基本的SAR ADC模块和余量处理电路，所述基本的SAR ADC模块包括采样开关、DAC电容阵列、比较器和控制逻辑，所述余量处理电路包括四个余量采样电容、第一次积分电容、第二次积分电容、时钟以及各电容对应的控制开关，其中，四个余量采样电容分别为Cresn1、Cresn2、Cresp1和Cresp2，跨接在上、下两个DAC电容阵列上极板间，用于采样SAR ADC转换之后的余量电压；第一次积分电容包括N端第一次的积分电容Cint1N和P端第一次的积分电容Cint1P，第二次积分电容包括N端第二次积分的积分电容Cint2N1和Cint2N2、P端第二次积分的积分电容Cint2P1和Cint2P2；所述时钟包括时钟S0、时钟S1、时钟S2，时钟S0控制整个SAR ADC的工作，包括对余量电压的采样，时钟S1控制余量采样电容与第一次积分电容的第一次积分，时钟S2控制余量采样电容与第二次积分电容的第二次积分；
所述噪声整形SAR ADC的工作时序为：通过不同电容对应的开关来控制余量电压的积分以及无源信号-积分电压的求和，从而达到单支路实现二阶无源噪声整形效果。
所述噪声整形SAR ADC的工作时序包括以下阶段：
阶段A，SAR ADC转换阶段；
阶段B，无源积分阶段；
阶段C，输入信号-两次积分结果求和，进行下一次SAR ADC的转换。
所述阶段A具体为：
输入信号Vip和Vin通过底极板采样方式被采样，然后SAR ADC对其进行量化，转换成对应数字码，转换完成后在上、下两个DAC电容阵列上极板产生余量电压，由于余量采样电容跨接在两个DAC电容阵列上极板之间，所以转换完之后余量电容两端的压差是单端余量电压的两倍。与传统的在上、下两个DAC电容阵列上添加一个接地的余量采样电容进行余量采样的方式相比，这种余量电压采样方式一方面获得了两倍的余量增益，即Cresn1、Cresn2、Cresp1和Cresp2四个余量电容采样的余量电压是传统方式的两倍，从而对于第一次的积分增益损失具有一定的补偿作用；另一方面，当SAR ADC转换完成之后余量电容两端压差便是采样的余量电压，不需要像传统的方式那样需要分配额外时间来采集余量电压，这样就能够缩短SAR ADC转换周期，提高其转换速度。
所述阶段B具体为：
阶段B1，第一次无源积分阶段：
对采样得到的二倍余量电压进行第一次无源积分，基于电荷守恒，对余量电容和积分电容上电荷进行电荷重分配，在电容两端建立一个新的压差，从而完成第一次积分。为了方便说明，以N端为例，此时余量电容Cresn1、Cresn2和积分电容Cint1N两端压差均为第一次积分结果，其中Cresn1、Cresn2上的积分电压用于后面第二次积分的输入，第一次积分在时钟S1为高电平时完成。
阶段B2，第二次无源积分阶段：
将第一次无源积分结果作为无源积分器输入进行第二次无源积分，原理与第一次积分相同。两个余量电容Cresn1和Cresn2在第一次积分完成之后两端的压差均为第一次的积分结果，同样为了方便说明，以N端为例，当时钟S2为高电平时，余量电容Cresn1和Cresn2同时分别接在积分电容Cint2N1和Cint2N2两端进行第二次积分，得到了两个相同的积分结果，目的是为了提供一个二倍的无源增益来补偿第二次积分的增益损失，保证较好的噪声整形效果。
所述阶段C具体为：
无源积分阶段结束之后，时钟S1、S2均为低电平，此时Cint1N上存储第一次的积分结果，Cint2N1和Cint2N2上存储第二次的积分结果；紧接着时钟S0变成高电平，进行下一次SAR ADC转换，此时余量电容重新跨接到两个DAC电容阵列上极板之间，用于采样转换后余量电压，同时积分电容Cint1N、Cint2N1和Cint2N2串联，利用单个支路实现了输入信号与两次积分结果的叠加作为比较器输入。
所述比较器为双输入比较器，从而降低了比较器的热噪声以及回踢噪声。
有益效果：针对传统的噪声整形SAR ADC需要使用多输入比较器，同时为了补偿积分增益损失，会适当增大比较器输入管的尺寸，因而引入更多的热噪声和回踢噪声，所以传统噪声整形结构不得不在对带宽内噪声的抑制能力与多输入比较器引入噪声之间达到一个折中，这样会影响整体SAR ADC整形效果的改进。本发明通过利用开关来控制余量处理的每个阶段，包括第一次积分和第二次积分，采用积分电容的串联来实现积分电压叠加，从而达到噪声整形的输入信号-积分电压求和的效果，这样就能够减少噪声整形支路的数量，同时减少了比较器的输入端个数，因而大大降低由于比较器输入对增多引入的比较器热噪声和回踢噪声，有利于ADC整形效果的提升。针对有源噪声整形的速度慢以及PVT稳定性较差的缺陷，本发明提出的二阶无源的整形结构，利用无源积分使得最终的噪声传递函数系数由电容大小比例确定，增强PVT稳定性，同时无源方式提高了整形的速度。为了保证二阶无源噪声整形精度，本发明注重实现无源二倍增益，包括对余量电压和积分电压的放大，从而缓解无源积分过程的增益损失，提高了二阶无源噪声整形的精度。
本发明提出的基于双输入比较器的二阶全无源噪声整形SAR ADC利用到了电容串联进行电压求和的思想，与传统的实现二阶无源噪声整形的结构相比，避免使用多输入对比较器，从而大大降低了比较器的热噪声和回踢噪声对SAR ADC整形效果的限制，同时考虑到无源积分的增益损失，所提出的结构实现了两倍的无源增益，来补偿两次积分的增益损失，最终能够达到比传统二阶无源噪声整形更好的整形效果。在SAR ADC转换速度方面，由于使用的余量采样电容是连接在上、下两个DAC电容阵列上极板之间，因此SAR ADC转换完成的同时余量采样也就结束了，整个转换周期不需要分配额外时间用于余量采样，除此之外，两次对余量电压的积分过程也不会延长SAR ADC的转换周期，原因是积分可以在下一次的采样过程中完成，本发明相比于传统二阶无源噪声整形SAR ADC具有更高的转换速率，同时能够达到相对较高的精度，适用于高速高精度的应用场合。
附图说明
图1为本发明的电路整体结构示意图；
图2a为本发明对应的具体工作时序图；
图2b为本发明对应的具体工作时序相应等效信号流程图；
图3a为本发明的噪声整形SAR ADC的SARADC转换阶段动态图；
图3b为本发明的噪声整形SAR ADC的第一次积分阶段动态图；
图3c为本发明的噪声整形SAR ADC的第二次积分阶段动态图；
图4a至图4d为本发明应用于10位双通道SAR ADC的性能参数仿真结果，SAR ADC带宽为20MHz，采样率320MHz，在带宽内由低频到高频选取四个不同频率输入信号进行仿真。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图1所示，本发明的一种基于双输入比较器的二阶全无源噪声整形SAR ADC，两个模块，一个是基本的SAR ADC模块，另一个是余量处理电路，基本的SAR ADC模块包括采样开关、DAC电容阵列、比较器和控制逻辑，所述余量处理电路包括四个余量采样电容、第一次积分电容、第二次积分电容、时钟以及各电容对应的控制开关，其中，四个余量采样电容分别为Cresn1、Cresn2、Cresp1和Cresp2，跨接在上、下两个DAC电容阵列上极板间，用于采样SAR ADC转换之后的余量电压；第一次积分电容包括N端第一次的积分电容Cint1N和P端第一次的积分电容Cint1P，第二次积分电容包括N端第二次积分的积分电容Cint2N1和Cint2N2、P端第二次积分的积分电容Cint2P1和Cint2P2；所述时钟包括时钟S0、时钟S1、时钟S2，时钟S0控制整个SAR ADC的工作，包括对余量电压的采样，时钟S1控制余量采样电容与第一次积分电容的第一次积分，时钟S2控制余量采样电容与第二次积分电容的第二次积分；
通过不同电容对应开关的闭合和断开来控制余量电压的积分以及无源信号-积分电压的求和，从而达到单支路实现二阶无源噪声整形效果。图2a清晰地表示了整个SAR ADC的几个工作阶段，分为SAR ADC的转换阶段(包含对余量电压的采集)、第一次无源积分阶段以及第二次无源积分阶段。
电路工作阶段的具体说明如下：
阶段A，SAR ADC转换阶段
输入信号Vip和Vin通过底极板采样方式被采样，如图3a所示，此时时钟S0为高电平，余量采样电容Cresn1、Cresn2、Cresp1和Cresp2连在两端DAC电容阵列的上极板，同时所有的积分电容串联，整形支路导通，SAR ADC对输入信号进行量化，转换成对应数字码，转换后在上、下两个DAC电容阵列的上极板产生余量电压，由于余量电容跨接在两个电容阵列上极板之间，所以转换完之后电容两端的压差是单端余量电压的两倍，与传统的在上、下两个DAC电容阵列上添加一个接地的余量采样电容进行余量采样的方式相比，这种方式一方面获得了两倍的余量电压增益，即图1中Cresn1、Cresn2、Cresp1和Cresp2四个余量电容采样的余量电压是传统方式的两倍，因而对第一次的积分增益损失具有一定的补偿作用；另一方面，当SAR ADC转换完成之后余量电容两端压差便是采样的余量电压，不需要像传统的方式那样需要分配额外时间来采样余量电压，这样就能够缩短噪声整形SAR ADC转换周期，提高整体转换速度，从而适用于高速应用。
阶段B，无源积分阶段
阶段B1，如图3b所示，此时S1时钟为高电平，余量采样电容连接在积分电容Cint1N和Cint1P两端，对采样得到的二倍余量电压进行第一次无源积分，主要思想是电荷守恒，对余量电容和积分电容进行电荷重分配，在电容两端建立一个新的压差，从而完成第一次积分，为了方便说明，以N端为例，积分完成之后余量电容Cresn1、Cresn2和积分电容Cint1N两端压差均为第一次积分结果，其中Cresn1、Cresn2上的积分电压用于后面第二次积分的输入。
阶段B2，如图3c所示，S2时钟为高电平，余量电容连接在Cint2N1、Cint2N2、Cint2P1和Cint2P2两端，将第一次积分结果作为无源积分器输入进行第二次无源积分，原理与第一次积分相同，两个余量电容Cresn1和Cresn2在第一次积分完成之后两端的压差均为第一次的积分结果，同样为了方便说明，以N端为例，余量电容Cresn1和Cresn2同时分别接在积分电容Cint2N1和Cint2N2两端进行第二次积分，得到了两个相同的积分结果，目的是提供一个二倍的无源增益来补偿第二次积分过程中增益损失，保证较好的噪声整形效果。
阶段C，采样信号-两次积分结果求和，进行下一次SAR ADC的转换
第一次积分和第二次积分结束之后，时钟S1、S2均为低电平，此时Cint1N上存储第一次的积分结果，Cint2N1和Cint2N2上存储第二次的积分结果。紧接着时钟S0变成高电平，进行下一次SAR ADC转换，此时余量电容重新跨接到两个电容阵列上极板之间，用于采样转换后余量电压，同时积分电容Cint1N、Cint2N1和Cint2N2串联，利用单个支路实现了输入信号与两次积分结果的叠加作为比较器输入，比较器可以使用一个简单的双输入比较器，从而降低了比较器的热噪声以及回踢噪声。
结合整体电路结构和具体的工作时序，得到等效信号流程图如图2b所示，其中包含二倍无源增益g1和g2。无源积分器系数a1、a2由余量采样电容和积分电容比值确定，使得最终噪声传递函数NTF的PVT稳定性较高。
本发明利用积分电容串联实现了采样信号与积分电压的求和，同时跨接在两端DAC电容阵列上极板之间的余量采样电容实现余量电压的二倍无源增益，补偿了积分的增益损失，二阶无源噪声整形通过单个支路就能实现，与传统二阶噪声整形电路相比，比较器可以采用双输入结构，大大降低了比较器输入端引入的热噪声和回踢噪声，从而可以实现一个较好的噪声整形效果，同时对余量电压的采样以及无源积分不需要额外分配时间，所以SAR ADC的转换周期较短，可以实现较高的转换速率。
考虑到本发明适用于高速高精度的应用场合，所以将本发明应用于10位双通道SAR ADC进行仿真验证，下面结合仿真结果对本发明进行具体的说明。
将所发明的结构应用于10位双通道SAR ADC的每个通道ADC，控制时钟采用如图2a所示的控制时钟，整个SAR ADC工作过程分为三个阶段：1、正常转换(包含余量电压的采样)阶段2、第一次积分阶段3、第二次积分阶段。为了描述方便，下面以单个通道的SAR ADC进行说明：
阶段A、SAR ADC转换阶段(包含余量电压的采样)
输入信号Vip和Vin通过底极板采样方式被采样，如图3a所示，此时时钟S0为高电平，余量采样电容Cresn1、Cresn2、Cresp1和Cresp2连在两端DAC电容阵列的上极板，同时所有的积分电容串联，整形支路导通，SAR ADC对输入信号进行量化，转换成对应数字码，转换完之后在上、下两个DAC电容阵列的上极板产生余量电压，由于余量电容跨接在两个电容阵列上极板之间，所以转换完之后电容两端的压差是单端余量电压的两倍，与传统的在上、下两个DAC电容阵列上添加一个接地的余量采样电容进行余量采样的方式相比，这种方式获得了两倍的余量电压增益。当前周期SAR ADC转换周期结束后，Cresn1、Cresn2、Cresp1和Cresp2的压差便是余量电压，避免消耗额外时间进行余量电压的采样，缩短了SAR ADC转换周期。
阶段B、第一次无源积分
如图3b所示，此时S1时钟为高电平，余量采样电容连接在积分电容Cint1N和Cint1P两端，对采样得到的二倍余量电压进行第一次无源积分，无源积分器的系数通过设置余量电容与积分电容的相对大小来确定。主要思想就是电荷守恒，对余量电容和积分电容进行电荷重分配，在电容两端建立一个新的压差，从而完成第一次积分。
阶段C、第二次无源积分
如图3c所示，S2时钟为高电平，余量电容连接在Cint2N1、Cint2N2、Cint2P1和Cint2P2两端，将第一次积分结果作为无源积分器输入进行第二次无源积分，原理与第一次积分相同，两个余量电容Cresn1和Cresn2在第一次积分完成之后两端的压差均为第一次的积分结果，将它们同时分别接在积分电容Cint2N1和Cint2N2两端进行第二次积分，得到了两个相同的积分结果，提供一个二倍的无源增益来补偿第二次积分的增益损失。
SAR ADC的采样率为320MHz，输入信号带宽为20MHz，在带宽内选取输入信号频率为3.75MHz、8.75MHz、13.75MHz和18.75MHz进行仿真，仿真得到的频谱图如图4a至4d所示，仿真结果表明，在20MHz带宽内SAR ADC的有效位数均在13位以上，SNDR达到80dB以上，SFDR达到85dB以上，与之前无源噪声整形的研究相比，在更高的带宽内达到比较高的精度，SARADC性能达到一个较高的水平。
综上，本发明利用积分电容的串联来实现信号-积分电压求和，依靠单支路实现噪声整形，比较器采用传统双输入结构，从而降低了比较器的热噪声和回踢噪声，达到较好的噪声整形效果，同时余量的处理不消耗额外的时间，所以SAR ADC的转换周期较短，提高了噪声整形SAR ADC的转换速度。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种通道随机化减小失配误差的MDAC电路