具体实施方式

以下，将参照附图来描述本申请的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本申请的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本申请的概念。

在附图中示出了根据本申请实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

实施例一：

如图1所示：

本申请提供了一种过流保护电路，包括：

电流镜像模块101、开关控制模块102、高低压隔离模块103、偏置电流输出模块105、第二电流镜106、基准电流输出模块104：

开关控制模块102与电流镜像模块101以及高低压隔离模块103连接，高低压隔离模块103与偏置电流输出模块105以及第二电流镜106的一端连接，第二电流镜106的另一端与基准电流输出模块104共同连接到比较电流输出端上。

如图2所示：

作为本申请的优选实施方式：

一种过流保护电路，包括：

电流镜像模块101，电流镜像模块101与开关信号SW相连接；电流镜像模块101具体包括：

由第四PMOS管M12组成的大功率输出管和由第五PMOS管M13组成的检测电流采样管；

大功率输出管和检测电流采样管的源极相连接；检测电流采样管的漏极与比较通路开断控制管的源极相连接；大功率输出管和检测电流采样管的栅极相连接，与开关信号SW相连接。

第一电流镜和第二电流镜；第一电流镜由第一PMOS管M1和第二PMOS管M2组成；第一PMOS管M1的栅极和第二PMOS管M2的栅极相连接，与第一PMOS管M1的漏极相连接。第二电流镜由第一NMOS管M6和第二NMOS管M7组成；第一NMOS管M6的栅极和第二NMOS管M7的栅极相连接，第一NMOS管M6的栅极还与第一NMOS管M6的源极相连接。

采样电阻R1；采样电阻R1两端分别连接第一电流镜和检测电流采样管的漏极；采样电阻R1为数位可调电阻。

比较通路开断控制管；比较通路开断控制管由第三PMOS管M5组成。

高低压隔离模块103，用于将电路的高压区和低压区隔离开；高低压隔离模块103由多个高低压隔离管组成；多个高低压隔离管的栅极相连接，接入使能信号EN；多个高低压隔离管具体包括：第三NMOS管M9、第四NMOS管M10以及第五NMOS管M11；比较通路开断控制管的漏极与第五NMOS管M11的漏极相连接；第五NMOS管M11的源极和第一NMOS管M6的漏极相连接。

第一PMOS管M1的漏极与第三NMOS管M9的漏极相连接；

第二PMOS管M2的漏极与比较通路开断控制管的栅极相连接，第二PMOS管M2的漏极还与第四NMOS管M10的漏极相连接。

第二电流镜通过高低压隔离模块与比较通路开断控制管相连接；

本申请种的过流保护电路还包括：

由经第一恒定偏置电压偏置的多个NMOS管组成的偏置电流输出模块105，以及经第二恒定偏置电压偏置的第六PMOS管M8；

偏置电流输出模块105的经第一恒定偏置电压偏置的多个NMOS管的栅极相连接；

经第一恒定偏置电压偏置的多个NMOS管具体包括：

第六NMOS管M3和第七NMOS管M4；

经第二恒定偏置电压偏置的第六PMOS管M8的漏极加基准电压VREF；第三NMOS管M9的源极与第六NMOS管M3的漏极相连接；

第四NMOS管M10的源极与第七NMOS管M4的漏极相连接；

第六NMOS管M3、第七NMOS管M4、第一NMOS管M6和第二NMOS管M7的源极共地。

经第一恒定偏置电压偏置的多个NMOS管的源极共地；

第六PMOS管M8的漏极与第二电流镜相连接；

第六PMOS管M8的漏极还连接本申请的过流保护电路的输出端。

实施例二：

本申请还能够提供一种电子设备，所述电子设备搭载上述实施例一中所述的过流保护电路。

实施例三：

本申请还能够提一种过流保护方法，应用于上述的实施例一种所述的过流保护电路上，包括：

基于电流镜像模块采集采集大功率输出管输出的电流强度并对其进行电流镜像复制以及工作状态判断，工作状态判断包括判断采集到的电流是否超过预设阈值；

当流经电流镜像模块的电流未超过预设阈值时，开关控制模块关闭，其电流分支无法通过开关控制模块流到后续电路，第二电流镜则无法打开，呈现高阻态，此时第二电流镜以及基准电流输出模块共同输入到所述比较输出端的电流，经比较判断后的结果为高电平；

当流经电流镜像模块的电流超过预设阈值时，比较开关控制模块打开，其电流分支可以通过开关控制模块流入第二电流镜，此时第二电流镜打开，对此电流分支进行电流镜像复制，此时经基准输出模块以及第二电流镜共同输出到比较输出端的电流，经比较判断后的结果为低电平。

具体地，电流采样模块采集流过的电流强度并进行工作状态判断，

若流经电流采样模块的电流正常未过流时，采样电阻R1上压降比较小，第一电流镜正常打开，比较通路开断控制管的栅极电压被拉高，使其无法打开，电流分支无法通过比较通路开断控制管通路流到后续电路，第二电流镜无法打开，呈现高阻态，电路的输出OUT被VREF通过第六PMOS管M8管拉到了高电平；

若流经电流采样模块的电流偏大时，采样电阻R1上压降增大，第一电流镜无法正常打开，比较通路开断控制管打开，流经电流采样模块的电流不经过采样电阻R1而是流经比较通路开断控制管流到第二电流镜，经第二电流镜后的电流与第六PMOS管M8漏端基准电流比较后输出低电平。

在VBUS供电时，芯片开始正常工作，当SW开关控制信号拉低时，M12和M13 PMOS管会被打开，因为该线路是用作于充电通路中，所以M12管流过的电流会很大，是安培级别，因此需要增加一个过流检测电路，避免电流过大而烧毁芯片。

在该电路中，M3和M4漏端电流电压相同，同样M9与M10有相同偏置产生，其漏端电流电压也相同，M1与M2管为电流镜，M1管为二极管接法，处在饱和区，但是M2管是否打开受漏端电压影响，而漏端电压受M13管电流影响。具体影响及工作如下描述：

当M12管打开时，M12上便会有大电流产生，而M12和M13管有镜像关系，M13管电流是M12电流的千分之一左右。

当M12管与M13管电流正常未过流时，R1电阻上压降比较小，M2管VSG足够将M2管正常打开，M5栅极电压被拉高，使其无法打开，电流分支无法通过M5通路流到后续电路，M6管M7管无法打开，呈现高阻态，输出OUT被VREF通过M8管拉到了高电平，输出OUT的高电平表示当前电路过流；

但当M12与M13管电流偏大时，R1电阻上压降增大，导致M2管源级电压偏低，M2管VSG偏低使M2无法打开，M5管栅极被GND通过导通的M10 M4管拉低，M5管打开，M13电流不经过R1而是流到M5，流到M11，经电流镜M6 M7镜像后与M8漏端基准电流比较后输出低电平，输出OUT的低电平表示当前电路未过流。

以上对本申请的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本申请的范围。本申请的范围由所附权利要求及其等价物限定。不脱离本申请的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本申请的范围之内。