具体实施方式

下面，可以详细地和清楚地描述本公开的示例实施例，以致本领域的普通技术人员容易地实现本公开。以下，为了便于描述，通过使用相同或相似的附图标记来表示相似的组件。

在以下附图或详细描述中，模块可以在附图中示出，或者可以与除了具体实施例中的组件之外的任何其他组件连接。模块或组件可以直接或间接连接。模块或组件可以通过通信连接或者可以物理连接。

图1是示出根据本公开的示例实施例的电子设备ED的框图。参照图1，示出基于从外部模块(未示出)提供的电力生成数据信号的电子设备ED。例如，电子设备ED可以是包括在诸如计算机、膝上型计算机、智能电话、数码相机或平板电脑之类的设备中的电子设备。

电子设备ED可以包括带隙基准电路10、模拟电路20、数字电路30、和/或模拟和数字电路40，电子设备ED可由外部模块提供模拟接地AGND、数字接地DGND、及电源供应电压V_SS。电子设备ED可基于内部电路10、20、30、和/或40的操作输出数据信号。例如，数据信号可以包括以下各种信息中的至少一个：例如图像、视频、声音、文字、位置及距离。

例如，模拟接地AGND可以是用于模拟域中的信号处理的信号。例如，模拟接地AGND可以是模拟域中的接地电压。数字接地DGND可以是用于数字域中的信号处理的信号。例如，数字接地DGND可以是数字域中的接地电压。

在示例实施例中，数字接地DGND的噪声可以不同于模拟接地AGND的噪声。例如，数字接地DGND可与数字域的电路连接；由于来自数字域的电路的操作的噪声被引入到数字接地DGND，所以数字接地DGND的噪声可能生成得比模拟接地AGND的噪声更频繁或更大。例如，数字接地DGND的噪声可以是DC分量的噪声或AC分量的噪声。

带隙基准电路10可以是生成参考电压V_REF的电路。参考电压V_REF可以是带隙参考电压。参考电压V_REF可以是用于模拟电路20、数字电路30以及模拟和数字电路40中的至少一个的操作的电压。例如，在模拟电路20是确定输入值是否超过参考值的比较器的情况下，参考电压V_REF可以是提供给比较器的参考值。

在参考电压V_REF与设计时所期望的值不同的情况下，电子设备ED可能异常地操作或者可输出不正确的数据信号。为了确保从电子设备ED输出的数据信号的可靠性，带隙基准电路10需要在外部因素(例如，温度变化、噪声或泄漏电流)方面强的特性。也就是说，带隙基准电路10可能需要生成对过程-电压-温度(PVT)(或PVT变化)不敏感的参考电压V_REF。这将参考图3更充分地描述。

模拟电路20可以是在模拟域中操作的电路。例如，模拟电路20可以基于电源供应电压V_SS和模拟接地AGND来操作。数字电路30可以是在数字域中操作的电路。例如，数字电路30可以基于电源供应电压V_SS和数字接地DGND来操作。模拟和数字电路40可以是在模拟域和数字域中操作的电路。例如，模拟和数字电路40可以基于电源供应电压V_SS、模拟接地AGND和数字接地DGND来操作。例如，模拟和数字电路40可以是诸如模数转换器(ADC)电路和数模转换器(DAC)电路之类的电路。

在示例实施例中，电子设备ED可以基于模拟电路20、数字电路30以及模拟和数字电路40中的至少一个的操作来输出数据信号。例如，可以基于参考电压V_REF来输出数据信号。为了确保从电子设备ED输出的数据信号的可靠度，需要生成对PVT不敏感的参考电压V_REF的带隙基准电路10。

图2是详细说明包括图1的电子设备ED的电子系统ES的框图。参照图2，电子系统ES可通过引脚连接与设置模块SM连接。电子系统ES可以是执行特定操作的系统。例如，电子系统ES可以是诸如计算机、膝上型计算机、智能电话、数码相机或平板电脑的设备。

电子系统ES可以包括电子设备ED和接口模块IM。电子设备ED可以包括带隙基准电路10、模拟电路20、数字电路30、模拟和数字电路40、第一焊盘(焊盘1)和/或第二焊盘(焊盘2)。由于带隙基准电路10、模拟电路20、数字电路30以及模拟和数字电路40均已参照图1进行说明，故在此不再赘述。

电子设备ED可以通过第一焊盘(pad)和第二焊盘与接口模块IM连接。电子设备ED可通过第一焊盘接收第一电源以及可通过第二焊盘接收第二电源。

在示例实施例中，通过第一焊盘接收的第一电源可施加到带隙基准电路10、模拟电路20以及模拟和数字电路40。例如，第一电源可为模拟接地AGND。

在示例实施例中，通过第二焊盘接收的第二电源可以施加到数字电路30和模拟和数字电路40。例如，第二电源可以是数字接地DGND。

接口模块IM可以包括第一引脚和第二引脚。第一引脚可以通过第一焊盘接合与电子设备ED的第一焊盘连接。第二引脚可以通过第二焊盘接合与电子设备ED的第二焊盘连接。也就是说，在电子系统ES中，模拟接地AGND与数字接地DGND可通过分离的路径发送。

然而，根据本公开的示例实施例的接口模块IM不限于此。例如，接口模块IM还可以包括用于发送诸如图1的电源供应电压V_SS之类的信号的引脚(例如，第三引脚)。也就是说，接口模块IM可以是从电子系统ES的外部接收诸如电源或数据之类的信号或者向电子系统ES的外部输出诸如电源或数据之类的信号的模块。

设置模块SM可以是向电子系统ES提供公共接地CGND的模块。公共接地CGND可以是电子系统ES中使用的电源。例如，公共接地CGND可以是用作在电子系统ES内生成接地AGND和DGND的参考的电压。

在示例实施例中，接口模块IM的第一引脚可以通过第一引脚连接与设置模块SM的公共接地CGND连接。接口模块IM的第二引脚可以通过第二引脚连接与设置模块SM的公共接地CGND连接。也就是说，电子系统ES可通过不同的路径接收对应于模拟接地AGND的电源以及对应于数字接地DGND的电源。

图3是详细示出图1的带隙基准电路10的框图。参考图3，带隙基准电路10可以包括与绝对温度成比例(PTAT)电流发生器11、镜像电流发生器12和/或参考电压发生器13。

PTAT电流发生器11可以生成PTAT电流I_PTAT。PTAT电流I_PTAT可以是电流，其幅度与绝对温度成比例地增加。镜像电流发生器12可与该PTAT电流发生器11电连接。电流发生器12可对PTAT电流发生器11的PTAT电流I_PTAT进行镜像。也就是说，镜像电流发生器12可生成镜像PTAT电流I_PTAT。

参考电压发生器13可接收来自镜像电流发生器12的镜像PTAT电流I_PTAT，参考电压发生器13可以包括半导体设备，该半导体设备具有与绝对温度成反比的电压。参考电压发生器13可以基于镜像PTAT电流I_PTAT和半导体设备的特性来生成对绝对温度不敏感的参考电压V_REF。

例如，在绝对温度增加的情况下，镜像PTAT电流I_PTAT的幅度可以增加，而半导体设备的电压可以降低。因此，可以抵消由于绝对温度的增加而引起的影响。相反，在绝对温度降低的情况下，半导体设备的电压可以增加，而镜像PTAT电流I_PTAT的幅度可以降低。因此，可以抵消由于绝对温度的降低而引起的影响。这将参照图4更充分地描述。

图4是详细示出图3的带隙基准电路10的电路图。参照图4，带隙基准电路10可以包括PTAT电流发生器11、镜像电流发生器12以及参考电压发生器13。

PTAT电流发生器11可以包括第一电阻器R1、晶体管Q1、Q2、M1和M2、和/或放大器AMP。可以提供电源电压V_SS和接地GND给PTAT电流发生器11。在示例实施例中，晶体管Q1和Q2中的每个可以是双极结型晶体管(BJT)。例如，晶体管Q1和Q2可以是PNP型BJT，但本公开不限于此。例如，晶体管Q1和Q2可以是NPN型BJT。

晶体管Q1可以连接在第一输入节点N₁₁和接地GND之间，并且可以响应于接地GND而操作。例如，晶体管Q1可以包括与第一输入节点N₁₁连接的发射极节点以及与接地GND连接的基极节点和集电极节点。

晶体管Q2可以连接在第一电阻器R1和接地GND之间，并且可以响应于接地GND而操作。例如，晶体管Q2可以包括与第一电阻器R1连接的发射极节点以及与接地GND连接的基极节点和集电极节点。

第一电阻器R1可以连接在第二输入节点N₁₂和晶体管Q2之间。放大器AMP可以放大第一输入节点N₁₁的电压与第二输入节点N₁₂的电压之间的差，并且可以通过输出节点N_O输出经放大的差。晶体管M1可以连接在具有电源电压V_SS的电源节点和第一输入节点N₁₁之间，并且可以响应于输出节点N_O的电压而操作。晶体管M2可以连接在具有电源供应电压V_SS的电源节点和第二输入节点N₁₂之间，并且可以响应于输出节点N_O的电压而操作。例如，晶体管M2可以响应于输出节点N_O的电压生成PTAT电流I_PTAT。晶体管M2可以将PTAT电流I_PTAT输出到第二输入节点N12。

镜像电流发生器12可以包括晶体管M3。电源电压V_SS和输出节点N_O的电压可以提供给镜像电流发生器12。晶体管M3可以响应于输出节点N_O的电压生成镜像PTAT电流I_PTAT。晶体管M3可以将镜像PTAT电流I_PTAT输出到参考节点N_REF。参考节点N_REF可以是形成参考电压V_REF的节点。

参考电压发生器13可以包括第二电阻器R2和晶体管Q3。参考电压发生器13可以通过参考节点N_REF被提供有镜像PTAT电流I_PTAT。参考电压发生器13可以被提供有接地GND。在示例实施例中，晶体管Q3可以是BJT。例如，晶体管Q3可以是PNP型BJT。

第二电阻器R2可以与参考节点N_REF连接。第二电阻器R2可由镜像电流发生器12提供镜电流I_PTAT。晶体管Q3可连接在第二电阻R2和接地GND之间，并且可响应于接地GND而操作。例如，晶体管Q3可以包括与第二电阻器R2连接的发射极节点以及与接地GND连接的基极节点和集电极节点。

参考电压发生器13可基于镜像PTAT电流I_PTAT和晶体管Q3的电压V_BE3生成对绝对温度不敏感的参考电压V_REF。参考电压V_REF对绝对温度不敏感的特性将参考下面的等式1更全面地描述。

V_REF＝I_PTATR2+V_BE3

[等式1]

上面的等式1是表示参考电压V_REF的等式。I_PTAT是从镜像电流发生器12输出的镜像PTAT电流I_PTAT。R2是第二电阻器R2的电阻值。V_BE3是晶体管Q3的发射极节点和基极节点之间的电压值。V_BE3可具有基于设备特性与绝对温度成反比的值。

因为镜像的PTAT电流I_PTAT基于PTAT电流发生器11所生成的PTAT电流I_PTAT，所以假设“A”是晶体管Q1的增益并且n*A是晶体管Q2的增益，PTAT电流I_PTAT可以由下面的等式2表示。

上面的等式2是表示PTAT电流I_PTAT的等式。V_BE1是晶体管Q1的发射极节点和基极节点之间的电压值。V_BE2是晶体管Q2的发射极节点和基极节点之间的电压值。R1为第一电阻R1的电阻值。“n”是晶体管Q2的增益与晶体管Q1的增益的比值。V_T是热电压。因为热电压与绝对温度成比例，所以PTAT电流I_PTAT可以具有与绝对温度成比例的幅度。

返回上面的等式1，因为I_PTAT具有与绝对温度成比例的值，并且V_BE3具有随着绝对温度增加而减小的值，所以可以抵消绝对温度的波动。例如，在绝对温度增加的情况下，因为I_PTAT增加而V_BE3减小，所以可以消除绝对温度的增加对参考电压V_REF的影响。相反，在绝对温度降低的情况下，因为I_PTAT降低而V_BE3增加，所以可以抵消绝对温度的增加对参考电压V_REF的影响。也就是说，参考电压V_REF可以具有对绝对温度的改变不敏感的值。

图5是用于描述从设置模块SM向其施加异质电源的电子设备ED的示图。参照图5，示出通过焊盘接合和引脚连接被施加了异质电源的电子设备ED以及设置模块SM。设置模块SM可以具有公共接地CGND。设置模块SM可以通过分离的引脚连接和分离的焊盘接合向电子设备ED提供接地AGND和DGND。

电子设备ED的模拟接地AGND可通过包括一系列电阻器R_X1、R_X2和R_X3的第一路径与公共接地CGND连接。电子设备ED的数字接地DGND可通过包括一系列电阻器R_X1、R_X2和R_X3的第二路径与公共接地CGND连接。在此，电阻器R_X1可以是电子设备ED的内部电阻器。电阻器R_X2可以是对应于焊盘接合的电阻器。电阻器R_X3可以是对应于引脚连接的电阻器。

在示例实施例中，电子设备ED可以是包括形成在一个半导体衬底上的多个电路的半导体芯片。电子设备ED的接地端AGND和DGND的端子在设计时可以被用作分离的端子。然而，当电子设备ED制造在一个半导体衬底上时，在模拟接地AGND的端子与数字接地DGND的端子之间可能出现不需要的电阻连接。

在示例实施例中，与模拟接地AGND相比，数字接地DGND可能是产生噪声的电源。数字接地DGND的噪声可通过不需要的电阻连接被传递到模拟接地AGND。数字接地DGND的噪声对模拟接地AGND的影响可由以下等式3表示。

上面的等式3是指示数字接地DGND的噪声对模拟接地AGND的影响AGND_n的等式。DGND_N是随机假设的数字接地DGND的噪声。在此，R_X1是电子设备ED的内阻值。R_X2是对应于焊盘接合的电阻值。R_X3是对应于引脚连接的电阻值。R_X4是对应于在模拟接地AGND的端子和数字接地DGND的端子之间发生的电阻连接的值。

例如，当DGND_n为100mV，R_X1、R_X2和R_X3中的每个为100mΩ，RX4为10Ω时，使用上述等式3计算的AGND_N可以为2.9mV。

如上所述，在电子设备ED内，在模拟接地AGND的端子和数字接地DGND的端子之间可能出现不需要的电阻连接。基于模拟接地AGND操作的电路(例如，图4的带隙基准电路10)可能由于电阻连接而异常操作(例如，可以生成超出设计时所期望的值的参考电压V_REF)。因此，可能需要一种减少数字接地DGND的噪声对模拟接地AGND的影响的方法。

图6是详细示出图5的电子设备ED的示图。参照图6，示出与形成在半导体衬底上的电子设备ED的一部分对应的制造过程图。电子设备ED可以包括晶体管“Q”和数字电路30。晶体管“Q”可以包括集电极节点CC、基极节点BB和发射极节点EE。数字电路30可以包括数字节点XX。晶体管“Q”可以是包括在电子设备ED中的带隙基准电路10的一部分。例如，晶体管“Q”可以是图4的晶体管Q1、Q2和Q3中的一个。

电子设备ED的晶体管“Q”和数字电路30可以形成在相同的半导体衬底上。半导体衬底可以与数字电路30的数字节点XX和晶体管“Q”的集电极节点CC连接。数字节点XX可以被提供有数字接地DGND。集电极节点CC可以被提供有模拟接地AGND。

可以通过将第一杂质注入到半导体衬底中来形成第一导电区域。第一导电区域可以与晶体管“Q”的基极节点BB连接。基极节点可以被提供有模拟接地AGND。基极节点BB可以与集电极节点CC连接。

可以通过将第二杂质注入到第一导电区域中来形成第二导电区域。第二导电区域可以与晶体管“Q”的发射极节点EE连接。发射极节点EE可以与任何其他节点或元件连接。例如，在晶体管“Q”是图4的晶体管Q1的情况下，发射极节点EE可以与节点N₁₁连接。例如，在晶体管“Q”是图4的晶体管Q2的情况下，发射极节点EE可以与第一电阻器R1连接。例如，在晶体管“Q”是图4的晶体管Q3的情况下，发射极节点EE可以与第二电阻器R2连接。

在示例实施例中，半导体衬底可以是P型半导体衬底。第一杂质可以是N型杂质。第一导电区域可以是N型区域。第二杂质可以是P型杂质。第二导电区域可以是P型区域。

如图6所示，在数字节点XX和集电极节点CC之间通过半导体衬底可能会发生不需要的电阻连接(例如R_X4)。因为数字接地DGND的噪声通过不需要的电阻连接被引入到模拟接地AGND，所以需要一种减少根据不需要的电阻连接的影响的方法(例如，增加对应于不需要的电阻连接的值的方法)。

图7是详细示出根据示例实施例的电子设备ED的示图。将参照图7描述其中减小了根据不需要的电阻连接的影响的示例实施例。形成在半导体衬底处的晶体管“Q”和数字电路30与参照图6描述的晶体管“Q”和数字电路30类似，因此，将省略额外的描述以避免冗余。

在示例实施例中，电阻阻挡层(resistant barrier)可以插入到电子设备ED的半导体衬底中。当插入电阻阻挡层时，对应于数字接地DGND和模拟接地AGND之间的电阻连接(例如，R_X4)的值可增加。因此，可以减少数字接地DGND的噪声对模拟接地AGND的影响。

图8是详细示出根据示例实施例的电子设备ED的示图。将参考图8描述其中减小了根据不需要的电阻连接的影响的示例实施例，公共接地CGND和电阻器R_X1、R_X2和R_X3类似于参考图5描述的公共接地CGND和电阻器R_X1、R_X2和R_X3，因此，将省略额外的描述以避免冗余。

根据图8的示例实施例，电阻阻挡层可以插入到电子设备ED的半导体衬底中，并且可以添加不同的焊盘接合。例如，与图7的示例性实施例相比，图8的电子设备ED可对应于数字接地DGND还通过不同的焊盘接合与对应于模拟接地AGND的引脚连接的情况。

在示例实施例中，当电阻阻挡层被插入到电子设备ED中并且添加不同的焊盘接合时，可以减小数字接地DGND的噪声对模拟接地AGND的影响。例如，电阻器R_X5可以是与插入到电子设备ED的半导体衬底中的电阻阻挡层对应的电阻器。例如，电阻器R_X2可以是对应于所添加的焊盘接合的电阻器。

由于添加了电阻器R_X2和R_X5以及接地AGND和DGND之间的连接路径，数字接地DGND的噪声对模拟接地AGND的影响可以由下面的等式4表示。

上面的等式4是指示数字接地DGND的噪声对模拟接地AGND的影响AGND_n的等式。DGND_N是随机假设的数字接地DGND的噪声。在此，R_X1是电子设备ED的内阻值。R_X2是对应于焊盘接合的电阻值。R_X3是对应于引脚连接的电阻值。R_X5是对应于插入电子设备ED的半导体衬底的电阻阻挡层的电阻值。

例如，当DGND_n为100mV，R_X1、R_X2和R_X3中的每个为100mΩ，RX5为500Ω时，使用上述等式4计算的AGND_N可为20μV。

如上所述，根据图8的示例实施例，其中插入了电阻阻挡层并且添加了不同的焊盘接合，可以减小数字接地DGND的噪声对模拟接地AGND的影响。然而，还需要添加电阻阻挡层的工艺，添加用于焊盘接合的焊盘，并且没有充分地减少引入模拟接地AGND的噪声。因此，需要另一种方法来减少在电子设备ED处引入到模拟接地AGND的噪声。

图9是详细说明根据本发明的示例实施例的电子系统ES的框图。参照图9，示出根据本公开的示例实施例的电子系统ES。第一焊盘、第二焊盘、接口模块IM和设置模块SM与参照图2描述的第一焊盘、第二焊盘、接口模块IM和设置模块SM类似，因此，将省略额外的描述以避免冗余。

电子设备ED可以包括带隙基准电路100、模拟电路200、数字电路300和/或模拟和数字电路400。与图2的电子设备ED不同，电子设备ED的带隙基准电路100还可以与数字接地DGND以及模拟接地AGND连接。

在示例实施例中，通过第一焊盘接收的第一电源可以被施加到带隙基准电路100、模拟电路200以及模拟和数字电路400。例如，第一电源可以是模拟接地AGND。

在示例实施例中，通过第二焊盘接收的第二电源可以被施加到带隙基准电路100、数字电路300以及模拟和数字电路400。例如，第二电源可以是数字接地DGND。

根据本公开的示例实施例的带隙基准电路100可基于第一电源和第二电源操作。当带隙基准电路100基于第一电源和第二电源两者操作时，带隙基准电路100可生成对PVT(例如，比图2的示例实施例)更不敏感的参考电压V_REF。带隙基准电路100将参考图10更完整地描述。

图10是详细示出图9的带隙基准电路的电路图。参考图10，示出包括PTAT电流发生器110、镜像电流发生器120和/或参考电压发生器130的带隙基准电路100。与图4的带隙基准电路10不同，带隙基准电路100还可以基于数字接地DGND来操作。晶体管M1、M2及M3、放大器AMP以及电阻器R1及R2类似于参考图4所描述的晶体管M1、M2及M3、放大器AMP以及电阻器R1及R2，且因此将省略额外的描述以避免冗余。

晶体管Q1可以连接在第一输入节点N₁₁和接地GND之间，并且可以响应于模拟接地AGND而操作。例如，晶体管Q1可以包括与第一输入节点N₁₁连接的发射极节点、被提供有模拟接地AGND的基极节点、以及与数字接地DGND连接的集电极节点。在示例实施例中，晶体管Q1可以是PNP型BJT。

晶体管Q2可以连接在第一电阻器R1和数字接地DGND之间，并且可以响应于模拟接地AGND而操作。例如，晶体管Q2可以包括与第一电阻器R1连接的发射极节点、被提供有模拟接地AGND的基极节点、以及与数字接地DGND连接的集电极节点。在示例实施例中，晶体管Q2可以是PNP型BJT。

晶体管Q3可以连接在第二电阻器R2和数字接地DGND之间，并且可以响应于模拟接地AGND而操作。例如，晶体管Q3可以包括与第二电阻器R2连接的发射极节点、被提供有模拟接地AGND的基极节点、以及与数字接地DGND连接的集电极节点。在示例实施例中，晶体管Q3可以是PNP型BJT。

在示例实施例中，带隙基准电路100的晶体管Q1、Q2和Q3中的每个的基极节点和集电极节点可以彼此电分离。例如，数字接地DGND可被提供给晶体管Q1、Q2和Q3中的至少一个的集电极节点，而模拟接地AGND可被提供给其基极节点。电子设备ED或电子系统ES中的接地AGND和DGND可彼此电分离。接地AGND和DGND彼此电分离可能意味着对应于接地AGND和DGND之间的不需要的电阻连接的电阻值(例如，R_X4)大大增加。

例如，数字接地DGND的噪声对模拟接地AGND的影响AGND_n可以通过使用上面的等式3来计算。例如，当电阻器R_X1、R_X2和R_X3中的每个为100mΩ时，通过实验测量的R_X4可以是大约500kΩ。在DGND_n为100mV的情况下，使用上述方程3计算的AGND_n的值为约60nV。计算的AGND_n值可以小于在其它示例实施例(例如，图5和8的示例实施例)中计算的AGND_n值。

如上所述，根据本公开的示例实施例，提供了将异质电源提供给晶体管(例如，Q1，Q2和Q3中的至少一个)的带隙基准电路100。随着数字接地DGND的噪声对模拟接地AGND的影响大大减小，带隙基准电路100可以生成对PVT较不敏感的参考电压V_REF。

图11是详细示出图9的电子设备ED的示图。将参照图11描述向晶体管“Q”提供异质电源的示例实施例。晶体管“Q”可以是图10的晶体管Q1、Q2和Q3中的一个。形成在半导体衬底上的晶体管“Q”和数字电路300与参照图6描述的晶体管“Q”和数字电路30类似，因此，将省略额外的描述以避免冗余。

带隙基准电路100的晶体管“Q”可以包括被提供有数字接地DGND的集电极节点CC、被提供有模拟接地AGND的基极节点BB、以及与任何其他节点或元件连接的发射极节点EE。例如，与图6或7的集电极节点CC不同，可以向集电极节点CC提供数字接地DGND。集电极节点CC可以与数字电路300的数字节点XX连接。

代替向带隙基准电路100的所有节点CC和BB提供相同的接地(例如，AGND)，可以通过将数字接地DGND提供给带隙基准电路100的集电极节点CC，并且将模拟接地AGND提供给其基极节点BB，来提供其中模拟接地AGND与数字接地DGND之间的电阻连接增加的电子设备ED。例如，模拟接地AGND和数字接地DGND之间的电阻连接的增加可以指示模拟接地AGND和数字接地DGND之间的电阻的增加，因此模拟接地AGND和数字接地DGND之间的漏电流可被减小。

图12是示出在引入了DC噪声的带隙基准电路10和100处测量的PTAT电流I_PTAT的曲线图。参照图12，示出显示数字接地DGND的DC噪声的曲线图、显示当相同的接地被施加到根据图4的示例实施例的带隙基准电路10时测量的PTAT电流I_PTAT的曲线图、以及显示当不同的接地被施加到根据图10的示例实施例的带隙基准电路100时测量的PTAT电流I_PTAT的曲线图。图12中所示的曲线图共享相同的时间轴。

参考示出数字接地DGND的DC噪声的曲线图，水平轴表示时间，垂直轴表示数字接地DGND的电压幅度。在示例实施例中，数字接地DGND的幅度可以随时间从-2V增加到0.7V。数字接地DGND可以被提供给带隙基准电路10的晶体管Q1、Q2和Q3或带隙基准电路100的晶体管Q1、Q2和Q3。

参照示出当相同的接地被施加到带隙基准电路10时测量的PTAT电流I_PTAT的曲线图，水平轴表示时间，以及垂直轴表示电流的幅度。实线表示从晶体管M2输出的PTAT电流I_PTAT。虚线指示从晶体管M3输出的镜像PTAT电流I_PTAT。

在示例实施例中，在施加了从-2V增加到0.7V的数字接地DGND的带隙基准电路10中，晶体管M2的PTAT电流I_PTAT可以是几乎均匀的，而晶体管M3的镜像PTAT电流I_PTAT可以在大约-43μA到大约-39μA之间改变。也就是说，施加相同的接地的带隙基准电路10对PVT较不敏感。

参照示出当将不同的接地施加到带隙基准电路100时测量的PTAT电流I_PTAT的曲线图，水平轴表示时间，以及垂直轴表示电流的幅度。实线指示从晶体管M2输出的PTAT电流I_PTAT。虚线指示从晶体管M3输出的镜像PTAT电流I_PTAT。

在示例实施例中，在施加了从-2V增加到0.7V的数字接地DGND的带隙基准电路100中，晶体管M2的PTAT电流I_PTAT可以是几乎均匀的，并且晶体管M3的镜像PTAT电流I_PTAT也可以是几乎均匀的。也就是说，施加了不同的接地的带隙基准电路100比施加了相同的接地的带隙基准电路10对PVT更不敏感。

图13是示出在引入了DC噪声的带隙基准电路100处的参考电压V_REF的分布的曲线图。参照图13，当任何数字接地DGND的DC噪声被引入根据图10的示例实施例的带隙基准电路100时，示出显示在带隙基准电路100处测量的参考电压V_REF的分布的曲线图。水平轴表示参考电压V_REF的幅度，以及垂直轴表示参考电压V_REF分布的密度。

在示例实施例中，在带隙基准电路100处测量的参考电压V_REF可以具有正态分布。参考电压V_REF可以具有最小值、最大值、平均值和标准偏差。

在示例实施例中，下面的表1示出当数字接地DGND的DC噪声在-0.3V至0.3V的范围内被引入到带隙基准电路100时测量的参考电压V_REF的标准偏差、最小值和最大值。

[表1]

将参考表1描述在数字接地DGND的DC噪声被引入的带隙基准电路100处测量的参考电压V_REF。提供给带隙基准电路100的晶体管Q1、Q2和Q3的DGND可以以0.1V为单位从-0.3V增加到0.3V。STDEV是在对应的DGND测量的参考电压V_REF的标准偏差。V_{REF_Min}是在对应的DGND处测量的参考电压V_REF的最小值。V_{REF_Max}是在对应的DGND处测量的参考电压V_REF的最大值。参考表1的测量值，即使在数字接地DGND的波动中，被施加异质电源的带隙基准电路100也可以生成对PVT不敏感的参考电压V_REF。

图14是示出在引入了DC噪声的带隙基准电路100处的参考电压V_REF的标准偏差的曲线图。参照图14，示出显示带隙基准电路100中的标准偏差STDEV的曲线图，其对应于以上表1的数字接地DGND。

水平轴表示提供给带隙基准电路100的晶体管Q1、Q2和Q3的数字接地DGND的幅度，以及垂直轴表示所测量的参考电压V_REF的标准偏差。参照图14的曲线图，标准偏差STDEV具有相对统一的值。

如上所述，与模拟接地AGND相比，数字接地DGND可能是经常产生噪声或产生大量噪声的电源。然而，如参考图12、13和14所描述的，即使数字接地DGND的DC噪声被引入到基于异质电源操作的带隙基准电路100的晶体管Q1、Q2和Q3，带隙基准电路100也可以生成统一幅度的参考电压V_REF。也就是说，根据本公开的示例实施例的带隙基准电路100可以对数字接地DGND的DC噪声具有较强的影响。

图15是示出在引入了AC噪声的带隙基准电路100处的增益和相位的曲线图。参考图10和图15，在引入了数字接地DGND的AC噪声的图10的带隙基准电路100中，示出显示所测量的参考电压V_REF到数字接地DGND的增益的曲线图ACG1和显示所测量的参考电压V_REF到数字接地DGND的相位的曲线图ACG2。

参考曲线图ACG1，水平轴表示对数标尺的频率，垂直轴表示增益。在示例实施例中，所测量的参考电压V_REF到数字接地DGND的增益可以具有在操作频率处的特定范围内的值。操作频率可以是带隙基准电路100操作的范围内的频率。例如，在带隙基准电路100的操作频率下，所测量的参考电压V_REF到数字接地DGND的增益可以是大约-77.6dB。这样，即使将数字接地DGND的AC噪声引入带隙基准电路100，带隙基准电路100仍可生成统一幅度的参考电压V_REF。

参考曲线图ACG2，水平轴表示对数标尺的频率，垂直轴表示相位。在示例实施例中，所测量的参考电压V_REF到数字接地DGND的相位可以具有在操作频率处的特定范围内的值。这样，带隙基准电路100不会发生振荡等异常操作。

图16A和16B是示出在引入了AC噪声的带隙基准电路100处的参考电压V_REF的波形的曲线图。参照图10和图16A，在数字接地DGND的AC噪声具有100kHz的频率的示例实施例中，示出显示数字接地DGND的波形的曲线图和显示测量的参考电压V_REF的波形的曲线图。水平轴表示时间，垂直轴表示电压。

在示例实施例中，在具有100kHz频率的数字接地DGND的AC噪声具有第一峰至峰电压Vpp1的情况下，在带隙基准电路100处测量的参考电压V_REF可以具有第二峰至峰电压Vpp2。第二峰至峰电压Vpp2可以小于第一峰至峰电压Vpp1。也就是说，即使具有100kHz频率的数字接地DGND的AC噪声被引入，带隙基准电路100仍可正常操作。

参照图10和图16B，在其中数字接地DGND的AC噪声具有1MHz频率的示例实施例中，示出显示数字接地DGND的波形的曲线图和显示测量的参考电压V_REF的波形的曲线图。水平轴表示时间，垂直轴表示电压。

在示例实施例中，在具有1MHz频率的数字接地DGND的AC噪声具有第三峰至峰电压Vpp3的情况下，在带隙基准电路100处测量的参考电压V_REF可以具有第四峰至峰电压Vpp4。第四峰至峰电压Vpp4可以小于第三峰至峰电压Vpp3。也就是说，即使具有1MHz频率的数字接地DGND的AC噪声被引入，带隙基准电路100仍可正常操作。

如上所述，与模拟接地AGND相比，数字接地DGND可能是经常产生噪声或产生大量噪声的电源。然而，如参考图15、图16A和图16B所述，即使数字接地DGND的AC噪声被引入到基于异质电源操作的带隙基准电路100的晶体管Q1、Q2和Q3，带隙基准电路100也可以生成统一幅度的参考电压V_REF。另外，可以在带隙基准电路100处减少振荡等异常操作。也就是说，根据本公开的示例实施例的带隙基准电路100可以对数字接地DGND的AC噪声具有较强的影响。

图17是示出根据本公开的示例实施例的图像传感器设备ISD的框图。图17示出根据本公开的示例实施例的图像传感器设备ISD。该图像传感器设备ISD可以是图9的电子设备ED的实现示例。图像传感器设备ISD可以是包括在数码相机、智能电话、平板电脑、膝上型电脑等中的半导体芯片。图像传感器设备ISD可在模拟域、数字域以及模拟和数字域中操作。

例如，可以在模拟域中使用诸如模拟接地AGND之类的模拟信号。诸如数字接地DGND之类的数字信号可以在数字域中使用。诸如模拟接地AGND之类的模拟信号和诸如数字接地DGND之类的数字信号两者可以在模拟和数字域中使用。

省略了连接线，以防止绘图复杂化。然而，从第一引脚接收的模拟接地AGND可被提供给包括在模拟域中的至少一个电路，并且可被提供给包括在模拟和数字域中的至少一个电路。另外，从第二引脚接收的数字接地DGND可以被提供给包括在数字域中的至少一个电路，并且可以被提供给包括在模拟和数字域中的至少一个电路。

图像传感器设备ISD可以包括模拟域的电路、数字域的电路以及模拟和数字域的电路。例如，图像传感器设备ISD可以包括在模拟域中使用的像素阵列210、电容器和开关网络以及比较器。图像传感器设备ISD可以包括用于数字域中的计数器、存储器单元、第二解码器310和感测放大器。图像传感器设备ISD可以包括在模拟和数字域中使用的带隙基准电路100、设备接口电路410、斜坡发生器420、像素电压发生器430和/或第一驱动器和第一解码器440。

设备接口电路410可以包括第一焊盘和第二焊盘。模拟接地AGND可基于从第一引脚接收的电源形成于第一焊盘处。数字接地DGND可基于从第二引脚接收的电源形成于第二焊盘处。设备接口电路410可以从分离的电源模块(未示出)接收电源供应电压V_SS。设备接口电路410可通过分离的传输路径将电源(例如，AGND、DGND及V_SS)发送到带隙基准电路100。

带隙基准电路100可以基于从设备接口电路410接收的电源(例如，AGND、DGND和V_SS)来生成参考电压V_REF。在示例实施例中，带隙基准电路100还可以包括电流源，该电流源被配置为基于参考电压V_REF输出参考电流。

例如，带隙基准电路100还可以包括第一电流源CS1，该第一电流源CS1被配置为基于参考电压V_REF输出第一参考电流I_REF1。第一参考电流I_REF1可具有对PVT不敏感的电流。例如，带隙基准电路100还可以包括第二电流源CS2，该第二电流源CS2被配置为基于参考电压V_REF输出第二参考电流I_REF2。第二参考电流I_REF2可具有对PVT不敏感的电流。第二参考电流I_REF2可以是在与使用第一参考电流I_REF1的电路不同的电路中使用的电流。

在示例实施例中，带隙基准电路100可以将参考电压V_REF和第一参考电流I_REF1输出到像素电压发生器430。带隙基准电路100可将第二参考电流I_REF2输出到斜坡发生器420。

斜坡发生器420可以基于第二参考电流I_REF2生成斜坡电源。斜坡发生器420可以将斜坡电源输出到模拟域的比较器。斜坡电源可以是在比较器的比较操作中使用的电源信号。

像素电压发生器430可基于参考电压V_REF和第一参考电流I_REF1生成像素电压。像素电压发生器430可以将像素电压输出到第一驱动器和第一解码器440。像素电压可以是用于第一驱动器和第一解码器440控制像素阵列210的像素的电源信号。第一驱动器和第一解码器440可以基于从像素电压发生器430接收的像素电压来控制像素阵列210的像素。

像素阵列210可以包括沿第一方向和第二方向布置的多个像素。像素中的每个可以在第一驱动器和第一解码器440的控制下生成图像信号。像素中的每个可以输出图像信号到对应的电容器和开关网络。也就是说，像素阵列210可以是基于像素电压发生器430的像素电压而驱动的电路，并且被配置为输出多个图像信号。

电容器和开关网络可以与对应的比较器连接。电容器和开关网络可以将从像素阵列210的对应的像素接收的图像信号输出到比较器。

比较器可以基于从电容器和开关网络接收的图像信号和从斜坡发生器420接收的斜坡电压来执行比较操作。比较器可以向计数器输出作为执行比较操作的结果的比较信号。例如，当图像信号的幅度大于斜坡电压的幅度时，比较器可以输出第一电压电平的比较信号。当图像信号的幅度小于斜坡电压的幅度时，比较器可以输出第二电压电平的比较信号。

计数器可以从对应的比较器接收比较信号。计数器可以基于接收到的比较信号确定计数值。例如，计数器可以在特定时间内对从比较器接收的比较信号中具有第一电压电平的比较信号进行计数。计数器可以将指示所确定的计数值的信号输出到对应的存储单元。

存储单元可以基于从计数器接收的信号来存储数据。存储单元可以与感测放大器320连接。第二解码器310可以控制多个存储单元。例如，第二解码器310可以控制存储单元，使得数据信号被输出到与该存储单元对应的感测放大器320。

如上所述，根据本公开的示例实施例的带隙基准电路100可以是包括在图像传感器设备ISD中的电路。而且，带隙基准电路100可基于参考电压V_REF生成对PVT不敏感的电流(例如，第一参考电流I_REF1或第二参考电流I_REF2)。

图18是详细示出根据本公开的示例实施例的电子系统ES的框图。参考图18，示出包括在印刷电路板(PCB)上实现的半导体芯片的电子系统ES。电子系统ES可以包括接口模块IM、电子设备ED、模拟芯片和/或数字芯片。电子设备ED可以包括带隙基准电路100、模拟电路200、数字电路300和/或模拟和数字电路400。

模拟芯片可以是基于诸如模拟接地AGND之类的模拟信号操作的半导体芯片。数字芯片可以是基于诸如数字接地DGND之类的数字信号操作的半导体芯片。与形成在电子设备ED的半导体衬底上的模拟电路200和数字电路300不同，模拟芯片和数字芯片可以是独立于电子设备ED制造或使用的半导体芯片。

在示例实施例中，电子系统ES可以包括在PCB处实现的接口模块IM、电子设备ED、模拟芯片和/或数字芯片。例如，模拟芯片可以沉积在PCB的模拟平面上。数字芯片可以沉积在PCB的数字平面处。电子设备ED可沉积在PCB的模拟平面和数字平面处。

接口模块IM可以包括第一引脚和第二引脚。第一引脚可以通过第一引脚连接从设置模块SM接收公共接地CGND。第二引脚可以通过第二引脚连接从设置模块SM接收公共接地CGND。第一引脚可与电子设备ED和模拟芯片连接。输入到第一引脚的公共接地CGND可以用作电子设备ED和模拟芯片的模拟接地AGND。第二引脚可与电子设备ED和数字芯片连接。输入到第二引脚的公共接地CGND可以用作电子设备ED和数字芯片处的数字接地DGND。

在示例实施例中，可以通过连接诸如电子设备ED的半导体设备的焊盘和PCB的焊盘的导线来实现焊盘接合。例如，参考提供电子设备ED的模拟接地AGND的焊盘接合，电子设备ED可以包括第一焊盘。第一焊盘可以是片上焊盘。PCB的模拟平面可以包括第三焊盘。该第三焊盘可以是PCB焊盘。第一焊盘和第三焊盘可以通过导线连接。导线可以由导电材料形成。第三焊盘可以与接口模块IM的第一引脚连接。例如，第一焊盘、对应的导线和第三焊盘可以被称为“第一焊盘接合”。

例如，电子设备ED可以包括为片上焊盘的第二焊盘。PCB的数字平面可以包括为PCB焊盘的第四焊盘。第二焊盘和第四焊盘可以通过导线连接。第四焊盘可以与接口模块IM的第二引脚连接。例如，第二焊盘、对应的导线和第四焊盘可以被称为“第二焊盘接合”。

然而，本公开不限于此。与图18中所说明的示例不同，电子系统ES可包括通过使用硅通孔(TSV)连接的半导体芯片。例如，焊盘接合可以指示连接半导体芯片的硅通孔。

以上公开的任何元件可以包括处理电路或在处理电路中实现，该处理电路诸如包括逻辑电路的硬件；硬件/软件组合，例如执行软件的处理器；或其组合。例如，该处理电路更具体地可以包括但不限于：中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。

根据本公开，提供了一种带隙基准电路和包括该带隙基准电路的电子设备，在该带隙基准电路中，通过使用异质电源来提高参考电压的可靠性。

另外，提供了一种带隙基准电路和包括该带隙基准电路的电子设备，该带隙基准电路减小了由于从任何其它电路引入的噪声而导致的影响，并且该带隙基准电路对PVT较不敏感。

尽管已经参照本公开的示例性实施例描述了本公开，但是对于本领域的普通技术人员来说，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可以对本公开进行各种改变和修改是显而易见的。