具体实施方式

为了使本发明之内容可以被更容易明了，以下特举实施例做为本发明确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的组件/构件，系代表相同或类似部件。

以下请参照图1，图1是依照本发明一实施例所绘示的乘积和运算装置的电路方块示意图。乘积和运算装置包括乘积和运算电路102以及模拟数字转换电路104，乘积和运算电路102耦接模拟数字转换电路104。乘积和运算电路102可将多个权重信号SC1～SCN与多个模拟输入信号SA1～SAN进行乘积和运算，其中N为正整数，以输出模拟乘积和信号SMA1。模拟数字转换电路106则可将模拟乘积和信号SMA1转为数字信号SB1。

进一步来说，模拟数字转换电路106可包括多个反向器InV1～InV15以及编码器电路106，各个反向器InV1～InV15的输入端与输出端分别耦接乘积和运算电路102与编码器电路106。各个反向器InV1～InV15分别具有不同的阈值电压，而可反应模拟乘积和信号SMA1而产生对应的位信号。举例来说，在本实施例中，反向器InV1可用以产生最低位信号，而反向器InV15可用以产生最高位信号，反向器InV1～InV15所产生的位信号可例如构成温度计码(然不以此为限)，以表示模拟乘积和信号SMA1的信号值。

进一步来说，各个反向器InV1～InV15的实施方式可如图2所示，在图2实施例中，以反向器InV1进行说明，反向器InV2～InV15可以相同的方式实施。在图2中，反向器InV1可包括P型晶体管M1以及N型晶体管M2，P型晶体管M1以及N型晶体管M2耦接于操作电压VC与参考电压之间，(在本实施例中参考电压为接地电压，然不以此为限。P型晶体管M1以及N型晶体管M2的栅极耦接乘积和运算电路102，以接收模拟乘积和信号SMA1。P型晶体管M1以及N型晶体管M2的共同接点耦接编码器电路106，反向器InV1可反应模拟乘积和信号SMA1于P型晶体管M1以及N型晶体管M2的共同接点上产生对应的位信号ST1。如上所述，反向器InV1～InV15具有不同的阈值电压，在本实施例中，各个反向器InV1～InV15的阈值电压反应P型晶体管M1与N型晶体管M2的通道宽度长度比不同而有所不同，亦即各个反向器InV1～InV15的阈值电压可通过调整P型晶体管M1与N型晶体管M2的通道宽度长度比来设计。例如可使各反向器InV1～InV15的P型晶体管M1具有相同的通道宽度，各反向器的N型晶体管M2具有相同的通道宽度，并通过使各反向器InV1～InV15的P型晶体管M1与N型晶体管M2具有不同的通道长度来调整各个反向器InV1～InV15的阈值电压。

此外，编码器电路106可对反向器InV1～InV15所产生的位信号进行编码以产生数字信号SB1。举例来说，编码器电路106可将反向器InV1～InV15所产生的位信号构成的温度计码编码为二进制信号(在本实施例中，可编码为4位的二进制信号，然不以此为限)，并作为数字信号SB1输出。在部分实施例中，编码器电路106可例如以逻辑电路来实施，然不以此为限，编码器电路106也可例如通过参照查找表(例如温度计码转二进制码的查找表)的方式将反向器InV1～InV15所产生的位信号编码为数字信号SB1。

如此通过具有不同阈值电压的反向器InV1～InV15以及编码器电路106可快速地将模拟乘积和信号SMA1转换为数字信号SB1，可不需额外提供电流或电压，而无静态偏压电流，仅有转态电流，且转态时间极短，具有功耗低且转换效率高的优点，不会有如逐次逼近式模拟数字转换器工作效率不佳以及功耗大的缺点，此外，反向器InV1～InV15与编码器电路106的电路架构逐次逼近式模拟数字转换器电路面积大的缺点。因此，乘积和运算装置可更符合乘积和运算装置对模拟数字转换电路的要求。

值得注意的是，上述实施例为以15个反向器InV1～InV15进行模拟数字转换电路106的说明，然反向器的数量并不以上述实施例为限，在其他实施例中，模拟数字转换电路106可包括更多或更少的反向器。

图3是依照本发明另一实施例所绘示的乘积和运算装置的电路方块示意图。进一步来说，乘积和运算装置的乘积和运算电路102可包括乘法电路302与加法电路304，乘法电路302耦接加法电路304。乘法电路302可接收多个模拟输入信号SA1～SAN以及多个权重信号SC1～SCN，将多个权重信号SC1～SCN与多个模拟输入信号SA1～SAN进行乘法运算，以产生多个乘积信号SM1～SMN。加法电路304则可将多个乘积信号SM1～SMN相加，以产生模拟乘积和信号SMA1。

详细来说，乘法电路302与加法电路304的实施方式可如图4所示，其中乘法电路302可包括多个晶体管串STR1～STR9，加法电路304可包括比较器A1与电容C1。晶体管串STR1～STR9耦接于比较器A1的负输入端与参考电压(例如接地电压，然不以此为限)之间。此外，比较器A1的正输入端耦接晶体管串STR1～STR9，比较器A1的负输入端耦接接地电压，A1的输出端耦接反向器InV1～InV15的输入端，电容C1耦接于比较器A1的正输入端与输出端之间。

进一步来说，各个晶体管串可包括串接的两个晶体管，例如在晶体管串STR1可包括晶体管MA1与晶体管MB1。其中晶体管MA1受控于对应的模拟输入信号SA1改变其导通程度，而于对应的晶体管串上产生输入数据电流I1。此外，晶体管MB1受控于对应的权重信号SC1而改变其导通时间，以控制输入数据电流I1的提供时间长度。晶体管串STR1提供的乘积信号SM1的信号值反应于晶体管串STR1提供的输入数据电流I1的电流值大小以及提供时间长度。类似地，晶体管串STR2～STR9提供的乘积信号SM2～SM9的信号值分别反应于其提供的输入数据电流I2～I9的电流值大小以及提供时间长度，由于其实施方式与类似于晶体管串STR1提供乘积信号SM1的实施方式，因此在此不再赘述。输入数据电流I1～I9经由比较器A1与电容C1构成的积分器进行积分后，比较器A1输出的电压即可代表输入数据电流I1～I9与权重(晶体管MB1～MB9的导通时间)的乘积的累加值，亦即可代表模拟输入信号SA1～SA9与权重信号SC1～SC9的乘积和(模拟乘积和信号SMA1)。

值得注意的是，本实施例为以9个晶体管串STR2～STR9为例进行乘积和运算电路102的说明，然晶体管串的数量并不以本实施例为限，在其他实施例中，乘积和运算电路102可包括更多或更少的晶体管串。

图5是依照本发明另一实施例所绘示的乘积和运算装置的电路方块示意图。在本实施例中，乘法电路302可包括多个电流源IA1～IA4、开关SWA1～SWA4、电流镜电路502以及开关SWB1～SWB4，开关SWA1～SWA4耦接于对应的电流源IA1～IA4与电流镜电路502之间，电流镜电路502具有多个输出端O1～O4，开关SWB1～SWB4耦接于对应的电流镜电路502的输出端O1～O4与比较器A1的负输入端之间。

电流源IA1～IA4可分别提供不同的电流，举例来说，电流源IA1～IA4提供的电流的电流值间的比可为等比数列，例如电流源IA1～IA4提供的电流的电流值可依序为0.1uA、0.2uA、0.4uA、0.8uA，然不以此为限。开关SWA1～SWA4可受控于模拟输入信号SA1～SA4而改变其导通状态，被导通的开关可将其对应的电流源的电流提供给电流镜电路502。举例来说，假设在本实施例中，开关SWA1～SWA3为导通状态，而开关SWA4为断开状态，则开关SWA1～SWA3可分别提供电流值为0.1uA、0.2uA、0.4uA的电流，亦即电流镜电路502所接收的电流I的电流值为0.7uA。

电流镜电路502可依据被导通的开关SWA1～SWA3所提供的电流自其输出端O1～O4输出多个电流，此些电流的电流值间的比可为等比数列，例如在本实施例中，输出端O1～O4可分别输出电流值为I/15、2I/15、4I/15、8I/15的电流，然不以此为限。开关SWB1～SWB4可受控于权重信号SC1～SC4而改变其导通状态，被导通的开关可将其对应的输出端的电流提供给比较器A1的负输入端。举例来说，假设在本实施例中，开关SWB1、SWB3为导通状态，而开关SWB2、SWB4为断开状态，则开关SWB1、SWB3可分别提供电流值为I/15、4I/15的电流，亦即比较器A1的负输入端所接收的电流ISM的电流值为5I/15。电流ISM经由比较器A1与电容C1构成的积分器进行积分后，比较器A1输出的电压即可代表模拟输入信号SA1～SA4与权重信号SC1～SC4的乘积和(模拟乘积和信号SMA1)。值得注意的是，本实施例为以4个电流源IA1～IA4、4个开关SWA1～SWA4以及4个开关SWB1～SWB4为例进行乘积和运算电路102的说明，然开关以及电流源的数量并不以本实施例为限，电流源IA1～IA4提供的电流的电流值间的关系以及电流镜电路502的输出端O1～O4提供的电流的电流值间的关系也不以本实施例为限。

综上所述，本发明实施例的乘积和运算装置包括具有编码器电路以及多个反向器的模拟数字转换电路，多个反向器分别具有不同的阈值电压，可反应模拟乘积和信号而产生多个位信号，编码器电路则可对多个位信号进行编码以产生数字信号。如此可使模拟数字转换电路具有高转换效率、低功耗以及电路面积小的优点，而可满足乘积和运算装置对模拟数字转换电路的要求，拓展乘积和运算装置应用于人工智能技术的可行性。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。