具体实施方式

本申请提供一种计算系统、服务器以及信号传输方法，该计算系统中可以包括多个芯片，为方便说明，这里仅以计算系统中包括两个芯片，分别为第一芯片和第二芯片为例进行说明。

参见图1A，该计算系统10中包括第一芯片100、第一收发器200、第二芯片300以及第二收发器400。第一芯片100与第一收发器200连接，第一芯片100与第一收发器200之间可以进行信号传输，第二芯片300以及第二收发器400连接，第二芯片300以及第二收发器400之间可以进行信号传输。需要说明的是，这里的信号通常是指加载有数据的电信号。该电信号可以为并行信号，也可以为串行信号，在本申请实施例中以第一芯片100与第一收发器200之间、第二芯片300以及第二收发器400之间传输的信号是并行信号为例。

参见图1B，图1B为计算系统10中的信号传输过程示意图，用平行的实线指示并行信号，用虚线指示光信号，箭头指示信号的传输方向，第一芯片100可以产生并行信号，并可以产生的并行信号发送给第一收发器200。第一收发器200在接收到该并行信号后，可以对并行信号进行进一步处理，将并行信号转换为光信号，通过光交换网络向第二收发器400发送该光信号。

其中，光交换网络为包括多个光纤的通信网络，可选的，光交换网络中还可以包括光交换器，光交换器用于为在光交换网络中传输的光信号选择传输路径。

光交换网络可以将该光信号从第一收发器200传输至第二收发器400，第二收发器400在接收到该光信号后，可以对该光信号进行进一步处理，将该光信号转换为并行信号，将该并行信号传输至第二芯片300，第二芯片300接收该并行信号，可以获取该并行信号上加载的数据，进行数据处理。

在上述说明中，仅是以第一芯片100作为并行信号的发送方，第二芯片300作为并行信号的接收方为例进行说明，事实上，在信号的传输过程中，第二芯片300与第一芯片100的信号传输过程是相互的，也即第二芯片300也可以发送并行信号，该并行信号经过第二收发器400、光交换网络以及第一收发器200后，传输至第一芯片100，在本申请实施例中，仅是以第一芯片100向第二芯片300传输信号为例进行说明，第二芯片300向第一芯片100传输信号的方式与第一芯片100向第二芯片300传输信号的方式类似，具体可参见第一芯片100向第二芯片300传输信号的相关说明，本申请实施例不再赘述。

在如图1B所述的计算系统10中，第一芯片100和第二芯片300之间的数据交互不再是基于电信号，而是基于光信号。相比于电信号，光信号的抗干扰性较强、传输速度快，能够保证芯片之间数据传输时数据的完整性以及数据传输的高效率。且光信号可以加载更多的数据，也提高了芯片之间数据传输的数据量。

本申请实施例并不限定芯片(第一芯片100和第二芯片300)的类型，芯片可以是CPU，也可以是其他加速器，例如，GPU、ASIC、以及FPGA等。本身实施例也不限定芯片的具体结构，可以是2D芯片，也可以是3D芯片，还可以是神经网络处理器(neural networkprocessing unit，NPU)。其中，2D芯片是指芯片中的处理模块，如CPU的晶圆(die)，与输入输出(in output，IO)模块置于同一平面，3D芯片是指芯片中的处理模块，如CPU die，与输入输出(in output，IO)模块置于不同平面。

通过上述说明可知，本申请实施例中涉及的收发器(第一收发器200和第二收发器400)具备信号转换功能以及信号传输功能，其中信号转换功能包括但不限于：并行信号转换为光信号、光信号转换为并行信号。

本申请实施例并不限定收发器与芯片的连接关系，例如，第一收发器200可以外置在第一芯片100外围。第一收发器200也可以内置在第一芯片100中，也就是说，第一收发器200可以作为第一芯片100中的用于信号传输的IO模块的组成部分，内置在第一芯片100中。第二收发器400与第二芯片300的连接关系方式与第一收发器200与第一芯片100的连接关系方式类似，此处不再赘述。

下面以第一芯片100为CPU，对第一芯片100内置第一收发器200的方式进行说明。如图2所示，为第一芯片100的结构示意图。

第一芯片100以硅片为基底，在硅片上设置第一收发器200和多个CPU die，多个CPU die之间存在连接，构成CPU的核心，也可以看做是CPU的处理模块，该多个CPU die用于实现CPU的数据处理功能。第一收发器200与CPU die连接，第一收发器200可以从CPU die接收信号，将该信号传输至外部，还可以将从外部(如光交换网络)接收的信号发送给CPUdie。第一收发器200能够进行数据传输，可以看做是CPU的IO模块或IO模块的一个组成部分。本申请实施例并不限定第一芯片100中第一收发器200的数量，可以是一个，也可以是多个。

在本申请实施例提供的计算系统10，由于借助了光电转换，第一收发器200需要将并行信号所承载的数据加载到原始光信号后，生成光信号，也即需要光源产生原始光信号。该光源可以外置在该计算系统10之外，若该第一芯片100和第一收发器200可以集成为片上系统，该光源可以为片外光源，与该计算系统10耦合，将原始光信号通过光波导传输给该计算系统10中的第一收发器200。

如图3A所示，该计算系统10中之外，还可以设置片外光源500，片外光源500用于产生原始光信号，第一收发器200接收该原始光信号，将并行信号上承载的数据加载在原始光信号上，生光信号。

该光源可以内置在该计算系统10之中，若该第一芯片100和第一收发器200可以集成为片上系统，该光源也可以集成在片上，也即该光源可以为片上光源。

如图3B所示，该计算系统10中还可以包括片上光源600，片上光源600与片外光源500的作用类似，片外光源500和片上光源600区别在于设置位置，具体可以参见前述说明。

在图3A、3B的说明中，仅是以第一芯片100发送并行信号，额外设置光源为例，若第二芯片300也需要发送并行信号，同样也需要光源(如片上光源600或片外光源500)产生原始光信号，将该原始光信号发送至第二收发器400。

下面对本申请实施例涉及的收发器(第一收发器200和第二收发器400)的结构进行说明。为方便说明，这里将第一芯片100发送的并行信号称为第一并行信号，第一收发器200发送的光信号为第一光信号，第二芯片300发送的并行信号称为第二并行信号(第二并行信号也可以理解为第一芯片100所需接收的并行信号)，第二收发器400发送的光信号为第二光信号。

如图4所示，为本申请实施例提供的一种第一收发器200的结构示意图，该第一收发器200包括第一发送器210和第一接收器220。

第一发送器210，用于将第一并行信号转换为第一光信号，通过光交换网络向第二收发器400发送第一光信号。

第一接收器220，用于将通过光交换网络从第二收发器400接收第二光信号，将第二光信号转换为第二并行信号，将该第二并行信号发送至第一芯片100。

第一发送器210在将第一并行信号转换为第一光信号时，可以先进行串并转换，将第一并行信号转换为第一串行信号，之后再将第一串行信号调制到原始光信号上，生成第一光信号。

第一接收器220在将第二光信号转换为第二并行信号时，可以先将第二光信号解调为第二串行信号，之后再进行串并转换，将第二串行信号转换为第二并行信号。

如图5所示，为本申请实施例提供的一种第二收发器400的结构示意图，该第二收发器400包括第二发送器410和第二接收器420。

第二接收器420，用于将通过光交换网络从第一收发器200接收第一光信号，将第一光信号转换为第一并行信号，将该第一并行信号发送至第二芯片300。

第二发送器410，用于将第二并行信号转换为第二光信号，通过光交换网络向第一收发器200发送第二光信号。

第二接收器420在将第一光信号转换为第一并行信号时，可以先将第一光信号解调为第一串行信号，之后再进行串并转换，将第一串行信号转换为第一并行信号。

第二发送器410在将第二并行信号转换为第二光信号时，可以先进行串并转换，将第二并行信号转换为第二串行信号，之后在将第二串行信号调制到原始光信号上，生成第二光信号。

下面分别为第一发送器210为例，对本申请涉及的发送器(第一发送器210和第二发送器410)进行说明：

如图6A所示，为本申请实施例提供的一种第一发送器210，该第一发送器210中包括第一串行解串器211、调制器212以及第一光波导213。

第一串行解串器211能够进行串并转换，可以将第一并行信号转换为第一串行信号；调制器212可以将第一串行信号调制在原始光信号上，生成第一光信号；之后，第一光波导213可以将第一光信号发送到光交换网络中。

若调制器212生成多个第一光信号，该第一发送器210还可以包括第一波分复用器214，如图6B所示，第一波分复用器214可以将多个第一光信号调制在第一光波导213上，每个第一光信号可以第一光波导213的一个传输通道上传输，每个第一光信号的传输通道不同，这样多个第一光信号可以在同一个第一光波导213上传播。

当第一串行解串器211进行串并处理后，所生成的第一串行信号中可能混入噪声数据、信号强度会减弱。如图6C所示，该第一发送器210还可以包括预处理模块215，该预处理模块215位于第一串行解串器211和调制器212之间，能够对第一串行信号进行校准，预处理模块215所执行的校准操作包括但不限于：去噪、信号增强、信号均衡。

本申请实施例并不限定第一串行解串器211与调制器212之间的连接方式，例如，第一串行解串器211与调制器212集成在同一硅片上时，可以利用硅片中的硅基中间介质层(siliconinterposer)内的互连(interconnect)。又例如，第一串行解串器211与调制器212集成在同一基板上时，可以在该封装基板(package substrate)内的传输线直接互连。又例如，第一串行解串器211与调制器212可以通过高密线缆(cable)互连。

本申请实施例并不限定调制器212与第一光波导213、调制器212与第一波分复用器214、以及第一波分复用器214与第一光波导213之间的连接方式，由于调制器212与第一光波导213、调制器212与第一波分复用器214、以及第一波分复用器214与第一光波导213之间需传输光信号，调制器212与第一光波导213、调制器212与第一波分复用器214、以及第一波分复用器214与第一光波导213之间可以采用光纤直接相连。

下面分别为第二接收器420为例，对本申请涉及的接收器(第一接收器220和第二接收器420)进行说明：

如图7A所示，为本申请实施例提供的一种第二接收器420，该第二接收器420中包括第二串行解串器421、解调器422以及第二光波导423；

第二光波导423可以从光交换网络中接收第一光信号；之后，解调器422可以将第一光信号解调为第一串行信号；第二串行解串器421可以将第一串行信号转换为第一并行信号，并将第一并行信号传输至第二芯片300。

若第二光波导423接收到多个第一光信号，若存在多个第二光信号，接收器还包括第二波分复用器424；如图7B所示，第二波分复用器424可以从第二光波导423上获取多个第一光信号，也即第二波分复用器424可以从第二光波导423的多个传输通道上获取多个第一光信号，第二波分复用器424可以从一个传输通道上获取一个第一光信号。

第一光信号在传输过程中可能会存在信号衰减，也可能会引入噪声数据的情况，导致后续第二串行解串器421进行串并处理后所生成的第一并行信号中会混有噪声数据、信号强度变小；第二串行解串器421在进行串并处理的过程中，也同样可能存在信号衰减或引入噪声数据的情况，如图7C所示，该第二接收器还可以包括后处理模块425，该后处理模块425位于第二串行解串器421的输出端侧，能够对第二并行信号进行校准，后处理模块425所执行的校准操作包括但不限于：去噪、信号增强、信号均衡。

第二串行解串器421与解调器422之间的连接方式与第一串行解串器211与调制器212之间的连接方式类似，具体可参见前述内容，此处不再赘述。

解调器422与第二光波导423之间的连接方式与调制器212与第一光波导213的连接方式类似，解调器422与第二波分复用器424之间的连接方式与调制器212与第一波分复用器214之间的连接方式类似，第二波分复用器424与第二光波导423之间的连接方式与第一波分复用器214与第一光波导213之间的连接方式类似，具体可参见前述内容，此处不再赘述。

如图8所示，本申请实施例还提供了一种服务器，该服务器20包括如前所述的任一实施例中的计算系统10。

为了使方案描述更加清楚，下面将结合前面的实施例，以如图1A所示的计算系统和图9所示的信号传输方法为例，对本发明实施例中提供的计算系统中信号的传输流程进行概括介绍。如图9所示，在计算系统10中，第一芯片100可以向第一收发器200发送并行信号(步骤1)；第一收发器200在接收到并行信号后，可以将并行信号转换为光信号(步骤2)，通过光交换网络向第二收发器400发送光信号(步骤3)；第二收发器400接收到光信号后，可以将光信号转换为并行信号(步骤4)，向第二芯片300传输并行信号(步骤5)；之后，第二芯片300可以接收并行信号。

第一收发器200中发送器210的信息处理过程以及第二收发器400中接收器420的信号处理过程可以参见前述说明此处不再赘述。

需要说明的是，本申请所提供的实施例仅仅是示意性的。所属领域的技术人员可以清楚的了解到，为了描述的方便和简洁，在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。在本发明实施例、权利要求以及附图中揭示的特征可以独立存在也可以组合存在。在本发明实施例中以硬件形式描述的特征可以通过软件来执行，反之亦然。在此不做限定。