具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面结合具体实施例及相应附图，对本申请技术方案进行清楚、完整地描述。显然，所描述实施例仅是本申请的部分而非全部实施例。基于下文描述，在不冲突的情况下，各个实施例及其技术特征可相互组合。

传统的SRAM包括多个静态存储单元，通过字线来控制静态存储单元的开启，通过位线将存储信息(例如图像数据)与外部联系，在息屏模式下，显示器的部分面板区域需要显示时间、日期、电池状态、通知等多种信息，此时，字线接收工作电压并变为高电平，与该字线连接的所有静态存储单元都会进入读写阶段，位线被选中的静态存储单元进行正常的读或写操作(下文统称读写操作)，未被选中的静态存储单元则会进行假读写操作，假读写操作虽然不会读取或写入数据，但仍会与正常的读写操作一样接收工作电压而产生功耗。

针对于此，本申请提供一种静态存储阵列及具有该静态存储阵列的显示器，能够在息屏模式下降低SRAM的功耗。

请参阅图1所示，显示器的存储电路包括电源发生器11、静态存储阵列12、以及至少一开关器件13。

电源发生器11，又称存储电源发生器(Memory power generator)，用于产生静态存储阵列12实现图像数据或其他指令存储所需的电压，即工作电压VDDM。电源发生器11可以与显示器的电源连接，并将从电源获取的电量转换为可适用于静态存储阵列12的电压。

静态存储阵列12可以为SRAM，用于存储图像数据或显示器在执行图像显示过程中的相关指令。静态存储阵列12包括一第一子存储区121和至少一第二子存储区122，第一子存储区121和电源发生器11之间一直导通，持续从电源发生器11接收工作电压。

第一子存储区121可以存储显示器在息屏模式下需要显示的信息，包括但不限于图2所示的时间、日期、电池状态、通知等多种信息，该第一子存储区121与电源发生器11始终连通而未断电，因此其存储的信息不会丢失，便于显示器快速调用并显示。

可选地，显示器的显示界面可分为第一面板区域和第二面板区域，第一面板区域用于显示非读写阶段的图像，第一子存储区用于存储第一面板区域在非读写阶段和读写阶段的图像数据；第二子存储区用于存储第二面板区域在非读写阶段和读写阶段的图像数据。

也就是说，静态存储阵列12的各个子存储区和显示器的面板区域之间具有对应关系，第一子存储区121与非读写阶段(例如息屏模式)需要显示的信息的面板区域(例如图2中虚线所示面板区域)之间具有对应关系，而所有第二子存储区122与剩余面板区域之间具有对应关系。当显示器由例如息屏模式切换为正常解锁显示模式时，第一子存储区121仅用于读写其对应面板区域的图像数据，而其余面板区域的图像数据，则由对应的第二子存储区122执行读写操作。

每一第二子存储区122和电源发生器11之间设置有一开关器件13，控制地导通电源发生器11和第二子存储区122，并在导通时将电源发生器11产生的工作电压传输至第二子存储区122。

第二子存储区122用于存储其他面板区域(即显示器的除息屏模式下需要显示信息的面版区域之外的区域)的图像数据。在息屏模式下，开关器件13断开，第二子存储区122断电，如图3所示，任一第二子存储区122内的所有字线12b未接收到工作电压，第二子存储区122内的所有静态存储单元12a不会执行假读写操作，不会产生功耗，在整体上降低了静态存储阵列12的功耗。

鉴于息屏模式下需要读写操作的图像数据较少，显示器可以设置第一子存储区121的容量小于所有第二子存储区122的容量之和，例如第一子存储区121的容量与所有第二子存储区122的容量占比为1/3，即第一子存储区121的容量占据SRAM容量的25％。

应理解，本申请实施例可以根据实际所需来划分第一子存储区121与所有第二子存储区122的容量占比，此处不予限制。

在一实现中，请一并参阅图1和图3，静态存储阵列12包括呈阵列排布的多个静态存储单元12a。这些静态存储单元12a可以划分为前述第一子存储区121和若干个第二子存储区122。应理解，每一子存储区所包括的静态存储单元12a的数量，本申请不予以限制。例如，第一子存储区121和任一第二子存储区122内可以设置数量相等的静态存储单元12a；又例如，各个第二子存储区122内设置有相同或不同数量的静态存储单元12a，图3中所示仅为示例性展示。

在第一子存储区121中，所有静态存储单元12a的字线12b与电源发生器11连接。在每一第二子存储区122中，所有静态存储单元12a的字线12b与对应的一开关器件13连接。

可选地，开关器件13为晶体管，其控制端g接收控制信号EN并导通，输入端s与电源发生器11连接并用于接收工作电压VDDM，输出端d与第二子存储区122的字线12b连接。

在一应用场景中，开关器件13可以为P型MOS管，其控制端g、输入端s和输出端d分别为栅极、源极和漏极。

在一实现中，如图4所示，开关器件13的控制端g可以与电源发生器11连接并接收控制信号EN。此时，控制信号EN即为电源发生器11施加给第二子存储区122的工作电压VDDM，电源发生器11通过两条不同的线路分别向每一第二子存储区122输出工作电压VDDM，优选地，这两条线路可以同时输出工作电压VDDM，从而降低对输出时序的要求，显示器可无需设置实现此传输的时序控制器。

在另一实现中，基于控制信号EN实质上是一高电平信号，因此开关器件13的控制端g可以从静态存储阵列12的位线接收控制信号EN，请结合图5所示，显示器还包括升压电路20。

升压电路20与静态存储单元12a的位线连接。如图5所示，每一静态存储单元12a包括位线12c1和位线12c2，这两条位线分别通过晶体管M1和M2与并联的两个反相器H1和H2连接。

升压电路20通过第一开关SW1和第二开关SW2分别与位线12c1和位线12c2连接，用于回收位线泄放的电荷，并施加给开关器件13的控制端g。升压电路20、第一开关SW1和第二开关SW2的连接点为节点Q。可选地，升压电路20包括一电容C1和第三开关SW3。电容C1的第一电极连接节点Q、第二电极接地。第三开关SW3的一端连接节点Q和电容C1的第一电极，另一端连接开关器件13的控制端g。

在静态存储单元12a的读写阶段，第一开关SW1和第二开关SW2中的一者导通，第三开关SW3断开，电容C1与其中一条位线并联，该条位线的电荷存储于电容C1中；然后，第一开关SW1和第二开关SW2均断开，第三开关SW3导通，电容C1输出一个高电平信号，可作为控制信号EN，并施加给开关器件13的控制端g。

基于升压电路20的升压原理，在一实现中，升压电路20可连接电源发生器11，或者施加于各个子存储区(例如每一子存储区的升压电路20连接至开关器件13的输入端s)，从而辅助电源发生器11，有利于降低电源发生器11产生的工作电压，降低功耗。

在显示器处于非读写阶段时，第一子存储区121内的所有字线12b持续接收电源发生器11产生的工作电压VDDM，所有静态存储单元12a都会进入读写阶段，位线被选中的静态存储单元12a进行正常的读或写操作，包括显示息屏模式下需要显示的信息，但此时，显示器不向任一开关器件13的控制端g输入控制信号EN，所有开关器件13均关断，所有第二子存储区122均断电，无法执行假读写操作或者正常的读写操作，不会产生功耗。可选地，非读写阶段包括显示器处于息屏模式、待机模式、睡眠模式中任一者的阶段。

应理解，第一子存储区121内的所有静态存储单元12a，并非全部用于存储非读写阶段的信息，例如并非全部用于存储息屏模式下的图像数据，而可以是仅其中一部分静态存储单元12a来执行此存储，剩余的静态存储单元12a可以作为冗余存储空间，用于在显示器切换为读写阶段时辅助第二子存储区122来存储其他信息。

在显示器处于读写阶段时，根据需要存储数据的大小，显示器选取适应容量的第二子存储区122，并向与被选中的第二子存储区122连接的开关器件13的控制端g传输控制信号EN，仅这些开关器件13导通，被选中的第二子存储区122接收工作电压VDDM，执行正常的读写操作，而其余第二子存储区122不会产生功耗。

相比较于传统的SRAM结构，在图3和图4描述的实施例中，静态存储阵列12改变了各个子存储区内的静态存储单元12a的字线连接设计，而静态存储阵列12和传统SRAM的位线连接设计相同。

图6是本申请另一实施例的显示器的存储电路的示意图，图7是图6所示的显示器的存储电路等效示意图。为便于描述，本文采用相同标号标识相同名称的元件。在前述实施例的描述基础上，不同的是，本实施例的显示器还包括电源控制器(Power controller)14。

电源控制器14与电源发生器11连接，第一子存储区121通过电源控制器14连接电源发生器11，每一开关器件13设置于电源控制器14和每一第二子存储区122之间，用于控制地导通或关断电源控制器14和第二子存储区122之间的导电路径。

电源控制器14相当于一个供电模式的控制器，用于控制各个子存储区在不同电压模式下执行读写操作。

在一实现中，结合图8所示，如下：

在静态存储阵列12的读写阶段，电源控制器14切换为第一供电模式，在该模式下电源发生器11输出第一工作电压。

在静态存储阵列12的非读写阶段，电源控制器14切换为第二供电模式，在该模式下电源发生器11输出第二工作电压。第二工作电压小于第一工作电压，且大于任一子存储区执行数据存储所需的最小电压，也就是说，在非读写阶段，将静态存储阵列12的工作电压VDDM降低，保持各个子存储区能够执行正常的读写操作即可。

例如，在息屏模式下，第二工作电压大于或等于第一子存储区121内任一静态存储单元12a执行正常的读写操作所需的最小电压。而此时，鉴于开关器件13均关断，第二子存储区122不会执行读写操作，因此在设定第二工作电压的取值时，可以无需考虑第二子存储区122内静态存储单元12a执行正常的读写操作所需的最小电压。

在息屏模式这一场景中，第二工作电压与第一工作电压的比值可以介于90％～100％之间。在待机模式或睡眠模式的场景中，第二工作电压与第一工作电压的比值可以介于70％～100％之间。

在显示器设置有图5所示的升压电路20的场景中，每一子存储区的升压电路20可以连接至开关器件13的输入端s，于此，在非读写阶段，电源发生器11所产生的第二工作电压可以进一步降低。升压电路20输出的第三电压和电源发生器11所产生的第二工作电压之和可以等于第一工作电压，或者，第三电压和第二工作电压之和与第一工作电压的比值可以介于90％～100％(或70％～100％)之间。

如图8中的下图所示，传统SRAM在非读写阶段和读写阶段所接收到的工作电压VDDM相同，即，传统SRAM的工作电压VDDM始终不变，并不会因是否写入数据而改变。而本申请实施例根据显示器所处的阶段，适应性调整静态存储阵列12在不同阶段的工作电压VDDM，既保证信息的正常显示，还能降低功耗。例如，在显示器适用于手机、或智能手表等可穿戴设备的场景中，有助于延长续航时间。

以上所述仅为本申请的部分实施例，并非因此限制本申请的专利范围，凡是利用本说明书及附图内容所作的等效结构变换，均同理包括在本申请的专利保护范围内。

在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

另外，尽管本文采用术语“第一、第二、第三”等描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式。术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。