具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

图1示出了本申请一实施例提供的NVM栅端电压控制电路框图，从图1中可以看出，该NVM栅端电压控制电路包括：

电荷泵110，所述电荷泵110用于产生初始负高压信号VNEG。

基准电路120，所述基准电路120用于产生基准电压信号VREF。

分压电路130，所述分压电路130的一输入端被配置为接收所述初始负高压信号VNEG，另一输入端被配置为接收所述基准电压信号VREF；所述分压电路130包括反馈端和多个分压输出端，所述多个分压输出端用于根据所述初始负高压信号和基准电压信号产生不同等级的抬升负高压信号VNEG-PP，所述反馈端用于产生反馈电压信号DIV。

反馈电路140，所述反馈电路140的一输入端连接所分压电路130的反馈端，用于产生电荷泵状态信号。

控制输出电路150，所述控制输出电路150的输入端连接所述多个分压输出端，用于根据所述抬升负高压信号VNEG-PP产生NVM器件栅端电压信号VNEG-P。

本实施例能够在高压编程操作时，将未选中行的字线栅端电压抬升，以降低该未选中的存储单元其栅端和漏端的压差，减小操作干扰，提高器件的可靠性。

图2示出了本申请一实施例提供的NVM栅端电压控制电路的电路图，从图2中可以看出，该分压电路130包括：设于电荷泵110的输出端和基准电路120的输出端之间的多个依次串联的电阻R0，R1…R(k)，R(k+1)，R(n)，其中k为大于1的正整数。电阻R(n)的一端连接所述基准电路120的输出端，另一端与电阻R(k+1)相连，电阻R(n)与电阻R(k+1)的相连端作为该分压电路130的反馈端，用于产生反馈电压信号给反馈电路140。其他相邻两个电阻之间形成所述分压电路130的多个分压输出端，用于根据初始负高压信号和基准电压信号产生不同等级的抬升负高压信号。每个分压输出端对应连有控制开关S0，S1…Sk，所述控制开关S0，S1…Sk用于控制对应的分压输出端与所述控制输出电路150的输入端是否连通。其中，例如控制开关Sk，用于将电阻R(k)与电阻R(k+1)的相连端引出的分压输出端，与控制输出电路150的输入端连接。

继续参照图2，该反馈电路140包括运算放大器A，该运算放大器A包括正相输入端和反相输入端。所述运算放大器A的正相输入端连接所述分压电路130的反馈端，用于接收反馈电压信号DIV，所述运算放大器A的反相输入端接地。所述反馈电压信号DIV经过所述运算放大器A放大形成电荷泵状态信号PUMPGOOD。在电荷泵110、分压电路130与基准电路120之间的通路建立好，且电荷泵110和基准电路120工作时，该电荷泵状态信号PUMPGOOD为高电平状态(即PUMPGOOD＝“1”)，否则电荷泵状态信号PUMPGOOD为低电平状态(即PUMPGOOD＝“0”)。

继续参照图2，该控制输出电路150包括输出MOS管N0、PMOS传输管P0和NMOS传输管N0。

其中，该输出MOS管N0的栅极为所述控制输出电路150的输入端，被配置为接收不同等级的抬升负高压信号VENG-PP，所述输出MOS管的源极被配置为输出所述NVM器件栅端电压信号VENG-P。

该PMOS传输管P0的源极接地，漏极连接所述输出MOS管N0的漏极，栅极被配置为接收用于控制所述PMOS传输管P0是否导通的第一控制信号CTRL。

该NMOS传输管N1的源极被配置为接收所述电荷110泵产生的初始负高压信号VNEG，漏极连接所述输出MOS管的源极，栅极被配置为接收用于控制所述NMOS传输管N1是否导通的第二控制信号CTRLD。

所述第二控制信号CTRLD由所述第一控制信号CTRL经过延迟产生，所述第一控制信号CTRL和所述第二控制信号CTRLD的控制下，PMOS传输管P0和所述NMOS传输管N1不同时导通。

在第一控制信号CTRL和第二控制信号CTRLD为高电平时，即CTRL＝“1”CTRLD＝“1”，该PMOS传输管P0关断、NMOS传输管N1导通，使得该NVM器件栅端电压信号VENG-P等于初始负高压信号VNEG。

在第一控制信号CTRL和第二控制信号CTRLD为低电平时，即CTRL＝“0”CTRLD＝“0”，该PMOS传输管P0导通、NMOS传输管N1关断，使得该NVM器件栅端电压信号VENG-P等于对应等级的抬升负高压信号VENG-PP减去输出MOS管N0的开启电压Vth。

参照图3，其示意出了一控制信号生成电路的电路原理图，该控制信号生成电路用于生成控制信号CTRL。参照图3，该控制信号生成电路包括：与非门310和延迟电路320。

其中，所述与非门310包括两个输入端，其中一输入端被配置为接收电荷泵状态信号PUMPGOOD，另一输入端被配置为接收编程操作信号PROGRAM，所述与非门310的输出端用于输出第一控制信号CTRL。

所述延迟电路320的输入端连接所述与非门310的输出端，用于将所述第一控制信号CTRL延迟是输出得到所述第二控制信号CTRLD。

该延迟电路320可以为由PMOS和NMOS做成的CMOS二级延迟电路，其中该延迟电路320包括第一CMOS反相器321和第二COMS反相器322。

该第一COMS反相器321包括第一PMOS管和第一NOMS管，所述第一PMOS管的栅极与所述第一NOMS管的栅极相连，并连接所述与非门的输出端，第一PMOS管的源极与该第一NOMS管的漏极之间串联一电阻，第一PMOS管的漏极连接供电电源Vpwr，第一NOMS管的源极连接初始负高压信号VNEG。

该第二COMS反相器322包括第二PMOS管和第二NMOS管，该第二PMOS管的栅极和第二NMOS管的栅极相连，并连接到第一COMS反相器的输出端(即第一PMOS管的源极)，第二PMOS管的源极与该第二NOMS管的漏极相连作为该延迟电路320的输出端，用于输出第二控制信号CTRLD，第二PMOS管的漏极连接供电电源Vpwr，第二NOMS管的源极连接初始负高压信号VNEG。

本实施例通过将第一控制信号经过延迟电路延迟输出得到所述第二控制信号，使得在第一控制信号为高电平时，能够延迟产生高电平的第二控制信号，从而使得该NMOS传输管N1延迟导通，避免因NMOS传输管N1瞬间导通而产生的耦合作用使得初始负高压信号VNEG被瞬间拉升，使得初始负高压信号VNEG瞬间耦合程度降低。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。