提供了一种集成电路装置。所述集成电路装置包括：外围电路结构,包括下基底、位于下基底中的电弧保护二极管以及连接到电弧保护二极管的公共源极线驱动器；导电板,位于外围电路结构上；单元阵列结构,在竖直方向上与外围电路结构叠置并使导电板位于单元阵列结构与外围电路结构之间；以及第一布线结构,连接在电弧保护二极管与导电板之间。

存储器装置、存储器系统和系统包含存储器装置,所述存储器装置具有用于耦合命令和地址(CA)输入信号的接合垫区,以及用于将信息存储在存储器单元中的存储器单元区。集中CA接口区包含耦合到所述CA输入信号的输入电路。所述输入电路中的至少两个成对配置。每一对包含耦合到第一输入且被配置成生成第一输出的第一输入电路,以及耦合到第二输入且被配置成生成第二输出的第二输入电路。每一对还包含安置于所述第一输入电路和所述第二输入电路之间的调换电路。所述调换电路响应于控制信号针对第一内部信号选择所述第一输出或所述第二输出中的一个,且针对第二内部信号选择所述第一输出和所述第二输出中的另一个。

本文描述了包括输入/输出焊盘的半导体装置。存储器装置包括：数据焊盘,被设置在第一焊盘区域中并且被配置为接收数据；数据选通焊盘,被设置在第一焊盘区域中并且被配置为接收数据选通信号；时钟焊盘,被设置在与第一焊盘区域相邻的第二焊盘区域中并且被配置为接收时钟信号；数据转换电路,被设置在第一焊盘区域中,并且被配置为基于数据选通信号将通过数据焊盘输入的数据转换为并行数据；以及数据驱动电路,被设置在第一焊盘区域中,并且被配置为基于时钟信号通过全局输入和输出线来传输并行数据。

具有结构联接焊盘以及电路的存储器设备。该存储器设备包括：内部电路,其构造成输出多个输出信号；信号转换电路,其构造成转换控制信号以生成选择信号；以及选择电路,其构造成基于所述选择信号输出所述多个输出信号之一。所述存储器设备还包括缓冲器,该缓冲器构造成缓冲所述选择电路的输出并将所缓冲的输出输出至焊盘。

在某些方面中,一种存储器器件包括在列和行中的存储器单元阵列、分别耦合到行的字线、分别耦合到列的位线、以及通过位线和字线耦合到存储器单元阵列并且被配置为基于当前数据页对选择行进行编程的外围电路。每个存储器单元被配置为以2～(N)个电平中的一个电平存储N位数据的片段,其中,N是大于1的整数。外围电路包括分别耦合到位线的页缓冲器电路。每个页缓冲器电路包括一个高速缓存存储单元、一个多用途存储单元和N-1个数据存储单元。高速缓存存储单元被配置为依次接收当前数据页的N个位以及下一数据页的N个位,并且依次存储当前数据页的N个位中的一位以及下一数据页的N个位中的每一位。多用途存储单元被配置为依次存储非数据页信息和下一数据页的N个位中的一位。数据存储单元均被配置为存储当前数据页的N个位中的相应的一位。

一种存储器件,包括第一程序线和第二程序线。第一程序线的第一部分形成在第一导电层中,并且第一程序线的第二部分形成在第一导电层上方的第二导电层中。第二程序线的第一部分形成在第一导电层中。第二程序线的第二部分形成在第二导电层中。第二程序线的第三部分形成在第二导电层上方的第三导电层中。第一程序线的第一部分和第二部分彼此大小不同,并且第二程序线的第一部分、第二部分和第三部分彼此大小不同。

本申请案涉及包括折叠数字线配置的集成组合件。一些实施例包含一种具有在第一层面上方的第二层面的集成组合件。第一真数字线具有沿着所述第一层面的第一及第二区段。第一互补数字线具有沿着所述第二层面的第三及第四区段。将所述第一真数字线与所述第一互补数字线进行相对地比较。第二真数字线具有沿着所述第一层面的第三区及沿着所述第二层面的第四区。所述第三区邻近所述第一区段,且所述第四区邻近所述第三区段。第二互补数字线具有沿着所述第一层面的第五区且具有沿着所述第二层面的第六区。所述第五区邻近所述第二区段,且所述第六区邻近所述第四区段。将所述第二真数字线与所述第二互补数字线进行相对地比较。

存储器装置、存储器系统和系统包含具有接合垫区的存储器装置,所述接合垫区包含用于可操作地耦合到外部信号和两个或更多个命令和地址(CA)输入信号的两个或更多个接合垫。所述存储器装置还包含用于将信息存储在多个存储器单元中的存储器单元区。集中化CA接口区包含可操作地耦合到所述两个或更多个CA输入信号的两个或更多个CA输入电路。所述集中化CA接口区以布局布置定位在所述接合垫区与所述存储器单元区之间,其中所述两个或更多个CA输入电路在紧凑区中彼此相邻,使得到所述两个或更多个CA输入电路的时钟路由大体上减少。

公开了微电子装置接口配置以及相关方法、装置和系统。存储器装置可以包含第一排电源焊盘和第一排输入/输入DQ焊盘。所述存储器装置可以进一步包含过孔排,其中所述第一排DQ焊盘至少部分地定位在所述过孔排与所述第一排电源焊盘之间。所述存储器装置也可以包含多个导体,其中所述过孔排中的每个过孔通过所述多个导体中相关联的导体耦接到所述第一排电源焊盘中的电源焊盘或所述第一排DQ焊盘中的DQ焊盘。

公开了一种半导体装置,其涉及三维3D半导体存储器装置。半导体装置包括：第一连接图案；位线,其在垂直方向上设置在第一连接图案上方；以及位线接触焊盘,其设置于在位线和第一连接图案之间的第一层中,以将位线电联接至第一连接图案,使得位线接触焊盘在沿垂直方向观看时类似于岛状。