具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

图1和图2分别示出了现有技术中包含接触窗的集成电路生产方法的具体流程以及使用该方法生产的集成电路的示意图。如图所示，传统方法主要包含对具有衬底1和氧化层2的集成电路进行转平边处理、对氧化层2进行蚀刻处理以形成沟槽、在沟槽中依次沉积粘结层3和导电层4以形成接触窗。经研究表明，由于氧化层2中有一些水分在沉积粘结层3后无法析出，便在接触窗底部形成薄氧层5，该薄氧层5自身的高电阻可直接导致接触窗电阻的增加，甚至产生报废产品。

图3和图4分别示出了依据本发明的包含接触窗的集成电路生产方法的具体流程以及使用该方法生产的集成电路的示意图。如图所示，依据本申请的包含接触窗的集成电路的生产方法主要针对包含衬底1和通过常压气相沉积和/或等离子电浆沉积的方式沉积于衬底1之上的氧化层2的集成电路，其中，衬底1可以包含硅，而氧化层2则可以包含氧化硅。方法总体包含以下步骤：

步骤一，对集成电路进行转平边处理，具体地，可以将集成电路加热至200℃并转动至预定角度，以利于后续步骤(例如蚀刻处理)的进行；

步骤二，对集成电路进行高温烘烤处理；

步骤三，对氧化层进行蚀刻处理以形成沟槽；

步骤四，在沟槽中依次沉积粘结层3和导电层4以形成接触窗。其中，粘结层3可以由依次沉积的金属钛层和氧化钛层构成，其具体厚度可以根据工况进行设定；导电层4可以使用金属钨，或者本领域常用的其它导电材料。

随着集成电路线宽不断减小，水分析出难度增大，更容易形成薄氧层5。因此，上述方法针对沟槽深度h与宽度w的比值——简称深宽比——大于一定阈值的接触窗的效果更为显著。在本发明的实施例中，该阈值可以是4。优选地，在高温烘烤处理的过程中，烘烤温度可以控制在400-450℃的范围内，其中，烘烤温度过低易导致水分析出不够彻底，无法完全避免形成薄氧层5，而烘烤温度过高不仅增加了成产成本，还有可能导致集成电路中部分低熔点材料(例如Al)的损坏。进一步优选地，烘烤时间可以设置为40-60s，其中，烘烤时间过短不利于水分完全析出，而烘烤时间过长会出现水分完全析出口仍持续加热的现象，导致不必要的能量和时间消耗。随着沟槽的深宽比的增大，工作者可通过升高烘烤温度和/或延长烘烤时间的方式调整高温烘烤处理的具体参数，以便增强排水效果。

薄氧层5的形成还取决于氧化层2内的水含量，而氧化层2内的水含量则与形成氧化层2的方式相关。据研究表明，通过常压气相沉积形成的氧化层2中的水含量通常高于通过等离子电浆沉积形成的氧化层2中的水含量。因此，工作者可针对通过常压气相沉积的氧化层2占全部氧化层2的比例较高的集成电路，使用较高的烘烤温度和/或较长的烘烤时间，以确保水分能够完全析出。

图5a-5c分别示出了针对不同方法生产的集成电路的不同区域的EELS图谱(电子能量损失谱)。EELS图谱可利用不同的能量损失峰来区分元素处价态、能态结构等性质，其X轴代表能量损失(energy loss)，而Y轴代表强度(intensity)。其中，图5a所示的样品选自传统方法生产的集成电路的氧化层区域——即图2中的A区域，在特定的能量损失范围内出现明显峰值，表示在该区域内有较多的氧元素存在；图5b所示的样品选自传统方法生产的集成电路的接触窗底部区域——即图2中的B区域，在特定的能量损失范围内同样出现了峰值，表示在该区域内同样有氧元素存在，包含氧元素的薄氧层5阻值较大，严重影响接触窗的导电性能；图5c所示的样品选自依据本发明的方法的一个实施例——即在蚀刻处理前使集成电路在400℃下高温烘烤40s——生产的集成电路的接触窗底部区域——即图4中的C区域，在特定的能量损失范围内并未出现峰值，表示在该区域内不存在氧元素，即没有含氧元素的薄氧层5。经对比可知，采用依据本发明的方法生产的集成电路有效避免了由于ILD二氧化硅薄膜中有一些水汽残留在接触窗底部形成薄氧层导致氮化钛沉积后无法析出造成的接触窗电阻增加。

在本发明的又一实施例中，可通过在传统机台进行改造——例如增设一用于对集成电路进行高温烘烤处理的加热装置——来获得可执行依据本发明的方法的新型机台，无需更换机台便可有效提高集成电路的接触窗电阻的稳定性，不仅成本低廉而且操作便捷。

以上实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。