具体实施方式

在以下详细描述中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践所公开的方面。在其他情况下，没有详细描述公知的方法、过程、组件和电路，以免模糊本文公开的主题。

贯穿本说明书对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性可以包括在本文公开的至少一个实施例中。因此，贯穿本说明书在各个地方出现的短语“在一个实施例中”或“在实施例中”或“根据一个实施例”(或具有类似含义的其他短语)可能不一定都指代相同的实施例。此外，特定特征、结构或特性可以在一个或更多个实施例中以任何合适的方式组合。在这点上，如本文所使用的，词语“示例性”意味着“用作示例、实例或说明”。本文中描述为“示例性”的任何实施例不应被解释为必然比其他实施例优选或有利。另外，特定特征、结构或特性可以在一个或更多个实施例中以任何合适的方式组合。此外，根据本文讨论的上下文，单数术语可以包括对应的复数形式，并且复数术语可以包括对应的单数形式。类似地，带连字符的术语(例如，“二维(two-dimensional)”、“预定(pre-determined)”、“像素特定(pixel-specific)”等)可以偶尔与对应的非连字符的版本(例如，“二维(two dimensional)”、“预定(predetermined)”、“像素特定(pixel specific)”等)互换使用，并且大写字母条目(例如，“计数器时钟(CounterClock)”、“行选择(Row Select)”、“像素输出(PIXOU T)”等)可以与对应的非大写字母版本(例如，“计数器时钟(counter clock)”、“行选择(row select)”、“像素输出(pixout)”等)互换使用。这种偶尔可互换的使用不应被认为彼此不一致。

此外，根据本文讨论的上下文，单数术语可以包括对应的复数形式，并且复数术语可以包括对应的单数形式。还应注意，本文示出和讨论的各种附图(包括部件图)仅用于说明性目的，并且未按比例绘制。类似地，仅出于说明性目的示出了各种波形和时序图。例如，为了清楚起见，一些元件的尺寸可能相对于其他元件被夸大。此外，如果认为适当，则在附图中重复附图标记以指示对应和/或类似的元件。

本文使用的术语仅用于描述一些示例实施例的目的，并不旨在限制所要求保护的主题。如本文所使用的，单数形式“一(a)”、“一个(an)”和“该(the)”旨在也包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，术语“包括(comprises)”和/或“包括(comprising)”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多个其他特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。如本文所使用的术语“第一”、“第二”等被用作名词之前的标签，并且不暗示任何类型的排序(例如，空间、时间、逻辑等)，除非明确地如此定义。此外，可以跨两个或更多个附图使用相同的附图标记来指代具有相同或相似功能的部分、组件、块、电路、单元或模块。然而，这种用法仅是为了简化说明和便于讨论；这并不意味着这些组件或单元的构造或架构细节在所有实施例中是相同的，或者这些共同引用的部分/模块是实现本文公开的一些示例实施例的唯一方式。

应当理解，当元件或层被称为在另一元件或层上、“连接到”或“耦合到”另一元件或层时，它可以直接在另一元件或层上、连接或耦合到另一元件或层，或者可以存在中间元件或层。相反，当元件被称为“直接在另一元件或层上”、“直接连接到”或“直接耦合到”另一元件或层时，不存在中间元件或层。相同的附图标记始终表示相同的元件。如本文所使用的，术语“和/或”包括相关联的所列项目中的一个或更多个的任何和所有组合。

如本文所使用的术语“第一”、“第二”等被用作名词之前的标签，并且不暗示任何类型的排序(例如，空间、时间、逻辑等)，除非明确地如此定义。此外，可以跨两个或更多个附图使用相同的附图标记来指代具有相同或相似功能的部分、组件、块、电路、单元或模块。然而，这种用法仅是为了简化说明和便于讨论；这并不意味着这些组件或单元的构造或架构细节在所有实施例中是相同的，或者这些共同引用的部分/模块是实现本文公开的一些示例实施例的唯一方式。

除非另有定义，否则本文使用的所有术语(包括技术和科学术语)具有与本主题所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中定义的那些术语应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非在本文中明确地如此定义。

如本文所使用的，术语“模块”是指被配置为提供本文结合模块描述的功能的软件、固件和/或硬件的任何组合。例如，软件可以体现为软件包、代码和/或指令集或指令，并且在本文描述的任何实施方式中使用的术语“硬件”可以包括例如单独地或以任何组合的组件、硬连线电路、可编程电路、状态机电路和/或存储由可编程电路执行的指令的固件。模块可以共同地或单独地体现为形成较大系统的一部分的电路，例如但不限于集成电路(IC)、片上系统(SoC)、组件等。

本文公开的主题提供了一种具有不同的TX复值和实值IQMM预补偿架构的发送端IQMC(TX IQMC)，与传统的TX IQMC架构相比，该架构可以取消TX路径中的FD-IQMM，同时在硬件中提供较小的计算复杂度。

图1示出了通用正交收发器架构的发送器路径100的框图。发送器路径100可以包括TX IQMC 101、数模转换器(DAC)102和103、以及发送上变频器104。发送上变频器104可以包括低通滤波器105和106、本地振荡器(TX LO)107、混频器108和109、以及移相器110。低通滤波器105和106可以分别在同相路径和正交路径中具有脉冲响应h_ITX(t)和h_QTX(t)。在组合器111处组合来自发送上变频器104的同相输出和正交输出，用于随后的放大和/或传输。

TX IQMC 101可以接收数字化的同相信号s_I[n]和正交信号s_Q[n]。TX I QMC101旨在向数字化的同相信号s_I[n]和正交信号s_Q[n]提供失配预补偿，并输出经补偿的数字化的同相信号u_I[n]和正交信号u_Q[n]。DAC 102和103分别将同相信号u_I[n]和正交信号u_Q[n]转换为模拟域信号。

通常，通用收发器架构的发送器路径100包括可能在发送器处产生频率无关(FI)失配的TX增益失配和相位失配。为了表示这一点，图1中的g_TX≠1和φ_TX≠0分别表示混频器108和109处的TX增益失配和相位失配，其可能在发送器处产生频率无关(FI)失配。TX的I路径和Q路径上的总脉冲响应h_ITX(t)和h_QTX(t)之间的失配可能在组合器111的输出处产生频率相关的IQ失配(FD-IQMM)，即，h_ITX(t)≠h_QTX(t)。

消除发送器处的FI和FD失配的一种方法是在上变频之前预补偿基带(BB)信号。在频域中，TX路径中(在混频器108和109的输出处)的上变频的信号的基带等效可以由下式给出：

Z_TX(f)＝G_1TX(f)U(f)+G_2TX(f)U^*(-f)， (1)

其中，U(f)是发送器处的基带信号的频率响应，并且G_1TX(f)和G_2TX(f)可以被定义为

在等式(2a)和(2b)中的H_ITX(f)和H_QTX(f)分别是滤波器105和106的频率响应。在没有任何IQMM(g_TX＝1，φ_TX＝0，并且h_ITX(t)＝h_QTX(t)，G_2TX(f)＝0)的情况下，作为结果，等式(1)中的第二项(图像信号)变为零。

可以使用发送器路径中的预补偿器来消除TX-IQMM的影响，以对基带信号s[n]＝s_I[n]+js_Q[n]进行整形，使得上变频的信号Z_TX(t)变成无图像。发送器中的IQMM的配置可以与接收机(RX)中的IQMM的配置不同，这是因为在TX混频器108和109可能引入的损害之前，TX路径中的低通滤波器105和106的失配被应用于信号，而RX路径中的顺序是相反的。这可能导致TX和RX路径的不同实值补偿器(RVC)架构。

图2示出了TX路径中的传统复值预补偿器(CVC)200的实施例。传统的CVC 200可以包括具有延迟T_D的整数延迟元件201、复共轭运算器202、复值滤波器w_1TX[n]203、以及求和器(或加法器)204。CVC 200可以接收数字化信号s[n]＝s_I[n]+js_Q[n](同相信号s_I[n]和正交信号s_Q[n])。接收到的信号s[n]通过CVC 200中的第一路径中的延迟元件201。在第二路径中，接收信号s[n]通过复共轭运算器202，获取输入信号s[n]的复共轭，然后通过复数值滤波器203。两个路径的输出在加法器204处求和，并作为预补偿的信号u[n]输出。两个DAC(未示出)可以将预补偿的信号u[n]转换为模拟域信号u(t)。输出u(t)被输入到TX上变频器205。TX上变频器205的输出随后被放大和/或发送。用于RX路径的传统CVC可以与TX路径中的传统CV C 200相同。

可以示出，图2的传统CVC可以消除TX IQMM。可以将取决于TX增益失配和滤波器失配的以下参数定义为：

对于给定的延迟T_D，可以将图2中的消除IQMM的最佳的传统CVC滤波器计算为

其中，W_1TX(f)是w_1TX[n]的频率响应。输出信号在使用等式(4)中的最优预补偿响应之后变为

图3示出了根据本文公开的主题的TX路径中的CVC 300的第一示例实施例。CVC300可以包括具有T_D延迟的延迟元件301、复值滤波器w_2TX[n]302、Re{}运算器303和求和器(或加法器)304。CVC 300可以接收数字化信号s[n]＝s_I[n]+js_Q[n](同相信号s_I[n]和正交信号s_Q[n])。接收到的信号s[n]通过CVC 300中的第一路径中的延迟元件301。在CVC 300的第二路径中，所接收的信号s[n]通过复值滤波器302，然后通过Re{}运算器303，Re{}运算器303只允许时域信号的实部通过。两条路径的输出在加法器304处相加，并作为预补偿的信号u[n]输出。两个DAC(未示出)可以将信号u[n]转换为模拟域信号u(t)。输出u(t)被输入到TX上变频器305。TX上变频器305的输出随后被放大和/或发送。

可以使用同相路径上的实值滤波器和正交路径上的不同实值滤波器以硬件实现CVC 300，其中I信号和Q信号的延迟版本也可以被分别添加到同相路径和正交路径。图3中的CVC 300可以在硬件方面具有较小的计算复杂度或门计数的同时实现与图2中的CVC 200相同的性能。

对于给定的延迟T_D，图3中的消除IQMM的最优CVC 300滤波器可以被计算为

其中W_2TX(f)是w_2TX[n]的频率响应。在使用等式(6)中的最优预补偿响应之后的上变频的信号的基带等效变为

z_TX[n]＝g_TX cosφ_TX h_QTX[n]*s[n-T_D]. (7)

等式(7)示出了可以使用CVC 300来消除TX IQMM。

可替代地，可以在滤波之后使用图3中的虚部运算，而不是Re{}运算303，这也可以完全消除TX-IQMM。该配置在图4中示出，图4示出了根据本文公开的主题的TX路径中的CVC400的第二示例实施例。CVC 400可以包括具有延迟T_D的延迟元件401、复值滤波器w_3TX[n]402、Im{}运算器403和求和器(或加法器)404。CVC 400可以接收数字化信号s[n]＝s_I[n]+js_Q[n](同相信号s_I[n]和正交信号s_Q[n])。接收到的信号s[n]通过CVC 400中的第一路径中的延迟元件401。在CVC 400的第二路径中，接收信号s[n]通过复值滤波器402，然后通过Im{}运算器403，该Im{}运算器403只允许时域信号的虚部通过。两个路径的输出在求和器(或加法器)404处求和，并作为预补偿的信号u[n]输出。两个DAC(未示出)可以将预补偿的信号u[n]转换为模拟域信号u(t)。模拟域输出u(t)被输入到TX上变频器405。TX上变频器405的输出随后被放大和/或发送。

对于给定的延迟T_D，图4中的消除IQMM的最优CVC 400滤波器可以被计算为

其中W_3TX(f)是w_3TX[n]的频率响应。在使用等式(8)中的最优预补偿响应之后的上变频的信号的基带等效变为

z_TX[n]＝g_TX cosφ_Tx h_QTX[n]*s[n-T_D]. (9)

等式(9)示出了可以使用CVC 400来消除TX IQMM。不管使用Re{}运算303还是Im{}运算403，预补偿器300和400都是CVC，因为滤波器302和402是复数值滤波器，即w_2TX[n]＝Re{w_2TX[n]}+jIm{w_2TX[n]}和w_3TX[n]＝Re{w_3TX[n]}+jIm{w_3TX[n]}，实值滤波器Re{w_2TX[n]}和Re{w_3TX[n]}分别表示滤波器w_2TX[n]和w_3TX[n]的实部，实值滤波器Im{w_2TX[n]}和Im{w_3TX[n]}分别表示滤波器w_2TX[n]和w_3TX[n]的虚部。

图5示出了根据本文公开的主题的CVC 300的硬件实现的第一实施例的示例。CVC300可以接收数字化信号s_I[n]和s_Q[n]。对于同相路径，硬件实现500可以包括具有延迟T_D的延迟元件501和实值滤波器w_2TX，I[n]＝Re{w_2TX[n]}502。接收到的信号s_I[n]在第一路径中通过延迟元件501，然后在与第一路径平行的第二路径中通过实值滤波器502。

对于正交路径，CVC 300的硬件实现可以包括具有延迟T_D的延迟元件504和实值滤波器w_2TX，Q[n]＝Im{w_2TX[n]}505。接收到的信号s_Q[n]通过第三路径中的延迟元件504并作为预补偿的信号u_Q[n]输出。接收到的信号s_Q[n]还通过实值滤波器505。来自延迟元件501、实值滤波器502和实值滤波器505的输出被求和(具有如图5所示的算术符号)并作为预补偿的信号u_I[n]输出。预补偿的信号u_I[n]和u_Q[n]被输入到TX上变频器507并且随后被放大和/或发送。实值滤波器w_2TX，I[n]和w_2TX，Q[n]可以被视为一个复值滤波器w_2TX[n]＝w_2TX，I[n]+jw_2TX，Q[n]。

图6示出了根据本文公开的主题的用于在正交发送器中预补偿用于传输的基带中的IQ失配的方法600的第一示例实施例。参考图3和图6，方法600在图6中的601开始。在602，第一TX延迟元件301接收输入TX信号并输出延迟的TX信号。在603，第一TX复值滤波器302接收输入TX信号并输出滤波后的输出TX信号的被选择部分303。在604，第一TX加法器304将延迟的TX信号与滤波后的输出TX信号的被选择部分相加，并输出预补偿的TX信号u[n]。该方法在605结束，并且可以根据需要连续重复。

可以由一个或更多个模块来实施CVC 300、400和500以及方法600，该一个或更多个模块可以使用被配置为提供本文结合CVC 300、400和500以及方法600描述的功能的软件、固件和/或硬件的任何组合。例如，任何软件可以实施为软件包、代码和/或指令集或指令，并且任何硬件可以包括例如单独地或以任何组合的组件、硬连线电路、可编程电路、状态机电路和/或存储由可编程电路执行的指令的固件。一个或更多个模块可以共同地或单独地实施为形成较大系统的一部分的电路，例如但不限于集成电路(IC)、片上系统(SoC)、组件等。

与传统CVC 200所需的乘法和加法的数量相比，CVC 300、400和500提供了减少的乘法和加法的数量。例如，CVC 300将复值滤波器302应用于输入信号，然后使用实值部分或虚值部分，这可以用如CVC 500所示的较少数量的乘法和加法来实现，而在传统的CVC 200中，取输入信号的复共轭，然后将复值滤波器203应用于输入信号的复共轭。

可以存在用于RX路径的可以完全消除RX-IQMM的实值补偿器(RVC)。找到用于TX路径的RVC的一种方法可以是在TX路径中使用与RX路径所使用的RVC配置相同的RVC配置。图7示出了用于RX路径的传统RVC 700被示出为在TX路径中使用的示例实施例。更具体地，传统的RVC 700可以包括延迟元件701、实值滤波器d[n]702、乘法器703和求和器(或加法器)704。延迟元件701可以接收数字化信号s_I[n]。实值滤波器702可以接收数字化信号s_Q[n]。延迟元件的预补偿的输出u_I[n]可以在乘法器703处乘以作为实值标量的交叉乘法因子α，然后在加法器704处与实值滤波器702的输出求和以形成预补偿的u_Q[n]。u_I[n]与u_Q[n]输出分别由DAC 705和706变换到模拟域。模拟域信号被输入到TX上变频器707。TX上变频器707的输出随后被放大和/或发送。

对于传统的RVC 700，对于给定的延迟T_D，可以示出移除TX-IQMM的最佳α和D(f)由下式给出：

其中D(f)是d[n]的频率响应。可以观察到，完全消除IQMM的等式(10a)中的α^opt是频率的函数，并且，因此应该是滤波器而不是标量。因此，可以得出结论，图7所示的传统RVC700不可以在TX侧消除FD-IQMM。然而，传统的RVC 700可以消除FI-IQMM，因为在FI-IQMM的情况下，α＝sinφ_TX/g_TX变为标量。

图8和图9分别示出了根据本文公开的主题的用于发送器的RVC 800和900的第一示例实施例和第二示例实施例。TX RVC 800和900与RX RVC 700之间的主要区别可以在于，同相信号和正交信号可以在通过TX RVC 800和900中的滤波之前被组合，而在传统TX RVC700中顺序是相反的。

RVC 800可以包括实值滤波器d_1TX[n]801、具有延迟T_D的延迟元件802、乘法器803和求和器(或加法器)804。延迟元件802可以接收经数字化的输入信号s_Q[n]，并且可以输出预补偿的信号u_Q[n]。输入信号s_Q[n]可以在乘法器803处乘以实值交叉乘法因子α_1TX，然后由求和器804与输入信号s_I[n]求和。加法器804的输出被输入到实值滤波器801以形成预补偿的信号u_I[n]作为输出。预补偿的信号u_I[n]和u_Q[n]分别由DAC 805和806变换到模拟域。模拟域信号被输入到TX上变频器807。TX上变频器807的输出随后被放大和/或发送。

图9中所示的RVC 900可以是图8中的RVC 800的替代实施例，并且可以包括具有延迟T_D的延迟元件901、实值滤波器d_2TX[n]902、乘法器903和求和器904。延迟元件902可以接收经数字化的输入信号s_I[n]，并且可以输出预补偿的信号u_I[n]。输入信号s_I[n]可在乘法器903处乘以实值交叉乘法因子α_2TX，且接着由求和器(或加法器)904与输入信号s_Q[n]求和。加法器904的输出被输入到实值滤波器902以形成预补偿的信号u_Q[n]作为输出。预补偿的信号u_I[n]和u_Q[n]分别由DAC 905和906变换到模拟域。模拟域信号被输入到TX上变频器907。TX上变频器907的输出随后被放大和/或发送。

对于给定的延迟值T_D，可以移除TX FD-IQMM的RVC 800和900的最佳RVC系数可以由下式给出：

以及

其中，D_1TX(f)和D_2TX(f)分别表示实值滤波器801和902的频率响应。在时域中，用于RVC 800的上变频的信号的基带等效可以由下式给出：

Z_TX[n]＝g_TX cosφ_TXh_QTX[n]*s[n-T_D]. (13)

等式(13)示出了可以使用RVC 800来取消TX IQMM。

类似地，在时域中，用于RVC 900的上变频的信号的基带等效可以由下式给出：

等式(14)示出了可以使用RVC 900来消除TX IQMM。

如果存在可用于G_1TX(f)、G_1TX(f)或φ_TX和V_TX(f)的估计，则可以将正交失配预补偿器滤波器w_2TX[n]、w_3TX[n]、d_1TX[n]和d_2TX[n]设计成具有交叉乘法因子α_1TX和α_2TX，以提供等式(6)、(8)、(11)和(12)中给出的最佳响应。利用这些IQMC响应，可以完全消除TX链处的FD-IQMM。然而，最优IQMC响应可能是不可实现的，因此最优响应可能使用非因果滤波器和/或无限数量的滤波器抽头。有限脉冲响应(FIR)滤波器可以用于w_2TX[n]、w_3TX[n]、d_1TX[n]和d_2TX[n]，以近似于等式(6)、(8)、(11)和(12)中给出的最佳响应。可以使用G_1TX(f)、G_2TX(f)或φ_TX和V_TX(f)来获得交叉乘法因子α_1TX和α_2TX以及FIR滤波器w_2TX[n]、w_3TX[n]、d_1TX[n]和d_2TX[n]的系数，G_1TX(f)、G_2TX(f)或φ_TX和V_TX(f)可以被假设为是已知的并且是先验估计的。为此，可以利用不同的方法。一种示例方法可以是使用最小二乘(LS)技术，其将FIR滤波器的响应拟合到IQMC滤波器在所选频率处的最佳频率响应。

图10示出了根据本文公开的主题的用于正交发送器中预补偿用于传输的基带中的IQ失配的方法1000的第二示例实施例。参考图8-图10，方法1000在图10中的1001开始。在1002，TX延迟元件802、901接收第一输入TX信号并输出延迟的TX信号。在1003，TX乘法器803、903将第一输入TX信号乘以第一交叉乘法因子，并输出第一相乘信号。在1004，TX加法器804、904将第二输入TX信号与第一相乘信号相加，并输出第一求和信号。在1005，第一实值滤波器801、902接收第一求和信号并输出滤波后的TX信号。在1006，将延迟的TX信号和滤波后的TX信号输入到TX上变频器。该方法在1007结束，并且可以根据需要连续重复。

可以由一个或更多个模块来实施RVC 800和900以及方法1000，该一个或更多个模块可以使用被配置为提供本文结合RVC 800和900以及方法1000描述的功能的软件、固件和/或硬件的任何组合。例如，任何软件可以实施为软件包、代码和/或指令集或指令，并且任何硬件可以包括例如单独地或以任何组合的组件、硬连线电路、可编程电路、状态机电路和/或存储由可编程电路执行的指令的固件。一个或更多个模块可以共同地或单独地实施为形成较大系统的一部分的电路，例如但不限于集成电路(IC)、片上系统(SoC)、组件等。

表1示出了用于图2和图7的传统CVC实施例和传统RVC实施例的乘法器和加法器的数量与用于图3、4、8和图9所示的使用L抽头有限脉冲响应(FIR)滤波器的CVC和RVC实施例的乘法器和加法器的数量的比较。

表1

图11描绘了根据本文公开的主题的包括正交发送器的电子装置1100，该正交发送器具有可以消除TX路径中的FD-IQMM的TX IQMC。电子装置1100可以用于但不限于计算装置、个人数字助理(PDA)、膝上型计算机、移动计算机、网络平板电脑、无线电话、蜂窝电话、智能电话、数字音乐播放器或有线或无线电子装置。电子装置1100可以包括通过总线1170彼此耦合的控制器1110、输入/输出装置1120(诸如但不限于小键盘、键盘、显示器、触摸屏显示器、相机和/或图像传感器)、存储器1130、接口1140、GPU 1150和图像处理单元1160。控制器1110可以包括例如至少一个微处理器、至少一个数字信号处理器、至少一个微控制器等。存储器1130可以被配置为存储将由控制器1110使用的命令代码或用户数据。

电子装置1100和电子装置1100的各种系统组件可以包括图像处理单元1160。接口1140可以被配置为包括无线接口，该无线接口被配置为使用RF信号向无线通信网络发送数据或从无线通信网络接收数据。无线接口1140可以包括例如天线和正交发送器，该正交发送器具有根据本文公开的主题的可以消除TX路径中的FD-IQMM的TX IQMC。电子系统1100还可以用在通信系统的通信接口协议中，例如但不限于码分多址(CDMA)、全球移动通信系统(GSM)、北美数字通信(NADC)、扩展时分多址(ETDMA)、宽带CDMA(WCDMA)、CDMA2000、WiFi、市政WiFi(Muni WiFi)、蓝牙、数字增强无线通信(DECT)、无线通用串行总线(无线USB)、无缝切换的快速短等候接入正交频分复用(Flash-OFDM)、IEEE802.20、通用无线分组服务(GPRS)、iBurst、无线宽带(WiBro)、WiMAX、WiMAX升级版(WiM AX-Advanced)、通用移动通信服务-时分双工(UMTS-TDD)、高速分组接入(HSPA)、演进数据优化(EVDO)、长期演进的改进版本(LTE-Advanced)、多信道多点分发服务(MMDS)、第五代无线(5G)等。

本说明书中描述的主题和操作的实施例可以在数字电子电路中实现，或者在包括本说明书中公开的结构及其结构等同物的计算机软件、固件或硬件中实现，或者在它们中的一个或更多个的组合中实现。本说明书中描述的主题的实施例可以被实现为在计算机存储介质上编码的一个或更多个计算机程序，即计算机程序指令的一个或更多个模块，用于由数据处理设备执行或控制数据处理设备的操作。可替代地或另外地，程序指令可以被编码在人工生成的传播信号上，例如，机器生成的电、光或电磁信号，其被生成以对信息进行编码以传输到合适的接收器设备以供数据处理设备执行。计算机存储介质可以是计算机可读存储装置、计算机可读存储基板、随机或串行存取存储器阵列或装置或其组合，或者被包括在计算机可读存储装置、计算机可读存储基板、随机或串行存取存储器阵列或装置或其组合中。此外，虽然计算机存储介质不是传播信号，但是计算机存储介质可以是在人工生成的传播信号中编码的计算机程序指令的源或目的地。计算机存储介质也可以是一个或更多个单独的物理组件或介质(例如，多个CD、磁盘或其他存储装置)，或者被包括在一个或更多个单独的物理组件或介质(例如，多个CD、磁盘或其他存储装置)中。另外，本说明书中描述的操作可以被实现为由数据处理设备对存储在一个或更多个计算机可读存储装置上或从其他源接收的数据执行的操作。

虽然本说明书可以包含许多具体的实现细节，但是这些实现细节不应被解释为对任何所要求保护的主题的范围的限制，而是应被解释为针对特定实施例的特征的描述。在本说明书中在单独实施例的上下文中描述的某些特征也可以在单个实施例中组合实现。相反，在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合在多个实施例中实现。此外，尽管上文可以将特征描述为以某些组合起作用并且甚至最初如此要求保护，但是在一些情况下可以从组合中删除来自所要求保护的组合的一个或更多个特征，并且所要求保护的组合可以针对子组合或子组合的变体。

类似地，虽然在附图中以特定顺序描绘了操作，但是这不应被理解为要求以所示的特定顺序或按顺序执行这些操作，或者执行所有示出的操作，以实现期望的结果。在某些情况下，多任务和并行处理可能是有利的。此外，上述实施例中的各种系统组件的分离不应被理解为在所有实施例中都需要这种分离，并且应当理解，所描述的程序组件和系统通常可以一起集成在单个软件产品中或封装到多个软件产品中。

因此，本文已经描述了主题的特定实施例。其它实施例在权利要求书的范围内。在一些情况下，权利要求中阐述的动作可以以不同的顺序执行，并且仍然实现期望的结果。另外，附图中描绘的过程不一定需要所示的特定顺序或先后顺序来实现期望的结果。在某些实施方式中，多任务和并行处理可能是有利的。

如本领域技术人员将认识到的，本文描述的创新概念可以在宽范围的应用上进行修改和变化。因此，所要求保护的主题的范围不应限于上面讨论的任何特定示例性教导，而是由所附权利要求限定。