鉴频鉴相器、电荷泵和锁相环电路
阅读说明：本技术 鉴频鉴相器、电荷泵和锁相环电路 (Phase frequency detector, charge pump and phase-locked loop circuit ) 是由 邬成 汤小虎 陈晓哲 姚泽军 于 2020-05-15 设计创作，主要内容包括：本发明提供的技术方案中,所述鉴频鉴相器不包括用于消除死区的延迟单元,简化了电路结构,同时,所述电荷泵在工作中只需要单方向电流,对电流源的设计要求低,没有上拉电流与下拉电流的匹配问题,设计简单可靠,线性度高,非常适合使用小数分频器的锁相环。(In the technical scheme provided by the invention, the phase frequency detector does not comprise a delay unit for eliminating dead zones, so that the circuit structure is simplified, meanwhile, the charge pump only needs unidirectional current in work, the design requirement on a current source is low, the problem of matching of pull-up current and pull-down current is avoided, the design is simple and reliable, the linearity is high, and the phase-locked loop is very suitable for using fractional frequency dividers.)
技术领域
本发明涉及集成电路设计领域，尤其涉及一种鉴频鉴相器、电荷泵和锁相环电路。
背景技术
作为集成电路中的通用模块，锁相环正在得到越来越广泛的应用。在收发机系统中，锁相环可以用来产生本振信号，实现信号的调制和解调。在模拟电路中，锁相环可以用来产生一个高精度的时钟，作为模数转换器(AnalogDigital Converter，简称″ADC″)等元件的输入。
锁相环系统具有各种不同的结构，基于电荷泵的模拟锁相环系统是目前应用较为广泛的一种锁相环结构，其结构原理具体如图1所示，由鉴频鉴相器、电荷泵、滤波器、压控振荡器和可编程序N分频器组成。根据分频器1/N取值方式的不同，频率合成锁相环路主要有两种形式：整数分频锁相环和小数分频锁相环。当N取整数时，为整数分频锁相环；当N取小数时，为小数分频锁相环。
然而，现有技术中的小数分频锁相环电路存在线性度低，结构复杂的问题。
发明内容
本发明提供了一种鉴频鉴相器，其特征在于，包括：第一上升沿D触发器、第二上升沿D触发器、反相单元和复位电路；所述第一上升沿D触发器的数据输入端耦接于高电平，时钟信号输入端耦接于基准时钟信号，复位端耦接于所述复位电路的输出端，输出端与所述反相单元的输入端耦接，所述反相单元的输出端与电荷泵耦接；所述第二上升沿D触发器的数据输入端耦接于高电平，时钟信号输入端耦接于反馈时钟信号，复位端耦接于所述复位电路的输出端，输出端与所述电荷泵耦接。
可选的，所述反相单元包括非门电路；所述非门电路的输入端耦接于所述第一上升沿D触发器的输出端，输出端与所述电荷泵耦接。
可选的，所述复位电路为与门电路；所述与门电路的第一输入端与所述第一上升沿D触发器的输出端耦接，第二输入端与所述第二上升沿D触发器的输出端耦接，输出端分别与所述第一上升沿D触发器的复位端和所述第二上升沿D触发器的复位端耦接。
本发明还提供了一种电荷泵，其特征在于，包括：第一电流源、第二电流源、第一控制开关和第二控制开关，其中：所述第一电流源的第一端与电源耦接，第二端与所述第二电流源的第一端耦接，所述第二电流源的第二端与所述第一控制开关的第一端耦接，所述第一控制开关的第二端与所述第二控制开关的第一端耦接，所述第二控制开关的第二端接地；所述第一控制开关的控制端与鉴频鉴相器的UP信号耦接，所述第二控制开关的控制端与鉴频鉴相器的DN信号耦接；所述第一电流源的第二端和所述第二电流源的第一端相连，并与所述电荷泵的输出端耦接。
可选的，所述第一电流源为PMOS晶体管。
可选的，所述第二电流源为NMOS晶体管。
可选的，所述电荷泵还包括第三控制开关和第四控制开关，所述第三控制开关的第一端与所述第四控制开关的第一端均耦接电源，所述第三控制开关的第二端与所述第四控制开关的第二端相连并耦接于所述第一控制开关的第一端；所述第三控制开关的控制端与鉴频鉴相器的UP信号耦接，所述第四控制开关的控制端与鉴频鉴相器的DN信号耦接。
本发明还提供一种锁相环电路，其特征在于，包括上述鉴频鉴相器和上述的电荷泵。
与现有技术相比，本发明的技术方案具有以下的优点：
上述技术方案，所述鉴频鉴相器不包括用于消除死区的延迟单元，简化了电路结构，同时，所述电荷泵在工作中只需要单方向电流，对电流源的设计要求低，没有上拉电流与下拉电流的匹配问题，设计简单可靠，线性度高，非常适合使用小数分频器的锁相环。
附图说明
图1是一种锁相环结构原理图；
图2是传统小数分频锁相环电路中的鉴频鉴相器和电荷泵的连接结构示意图；
图3是本发明实施例中的一种鉴频鉴相器的结构示意图；
图4是本发明实施例中的一种电荷泵的结构示意图；
图5是本发明实施例中的一种锁相环电路中的鉴频鉴相器和电荷泵的连接结构示意图；
图6本发明实施例锁相环锁定时电路各点波形示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2是传统小数分频锁相环电路中的鉴频鉴相器和电荷泵的连接结构示意图。如图2所示，传统小数分频锁相环电路由于电路的延迟和响应速度有死区问题，需要延迟电路来消除死区。另外，与整数分频电荷泵锁相环不同，小数分频电荷泵锁相环中电荷泵对锁相环的性能有更大的影响。由于小数分频锁相环在于分频比随机变化且其均值为小数分频比，它对电荷泵的性能要求跟高。具体的，电荷泵的线性越好，相位噪声性能越高。电路设计时，主要通过调节开关等MOS器件尺寸提高线性。另外，电荷泵既使用上拉电流Iup也使用下拉电流Idown，要使相位噪声性能越高，电路设计时要提高上拉电流Iup和下拉电流Idown的匹配精度。
因此，传统小数分频锁相环电路中的鉴频鉴相器和电荷泵存在着设计难度大，结构复杂，线性度低等问题。
图3是本发明实施例中的一种鉴频鉴相器的结构示意图。其中：
鉴频鉴相器100包括包括第一上升沿D触发器DFF1、第二上升沿D触发器DFF2、反相单元101和复位电路102。
所述第一上升沿D触发器DFF1的数据输入端(D端)耦接于高电平(Vdd)，时钟信号输入端(CK端)耦接于基准时钟信号Fref，复位端(RS端)耦接于所述复位电路102的输出端，输出端(Q端)与所述反相单元101的输入端耦接，所述反相单元101的输出端(UP端)与电荷泵耦接。
所述第二上升沿D触发器DFF2的数据输入端(D端)耦接于高电平(Vdd)，时钟信号输入端(CK端)耦接于反馈时钟信号Fdiv，复位端(RS端)耦接于所述复位电路102的输出端，输出端(Q端)与所述电荷泵耦接。
在本发明一实施例中，所述反相单元102包括非门电路1011；所述非门电路1011的输入端耦接于所述第一上升沿D触发器DFF1的输出端(Q端)，输出端(UP端)与所述电荷泵耦接。
在本发明一实施例中，所述复位电路102为与门电路1021；所述与门电路1021的第一输入端与所述第一上升沿D触发器DFF1的输出端(Q端)耦接，第二输入端与所述第二上升沿D触发器DFF2的输出端(Q端)耦接，输出端分别与所述第一上升沿D触发器DFF1的复位端(RS端)和所述第二上升沿D触发器DFF2的复位端(RS端)耦接。
图4示出了本发明实施例中的一种电荷泵的结构示意图，其中：
电荷泵200包括：第一电流源C201、第二电流源C202、第一控制开关S201和第二控制开关S202。
所述第一电流源C201的第一端与电源(Vdd)耦接，第二端与所述第二电流源C202的第一端耦接，所述第二电流源C202的第二端与所述第一控制开关S201的第一端耦接，所述第一控制开关S201的第二端与所述第二控制开关S202的第一端耦接，所述第二控制开关S202的第二端接地(GND)；所述第一控制开关S201的控制端与鉴频鉴相器的UP信号耦接，所述第二控制开关S202的控制端与鉴频鉴相器的DN信号耦接；所述第一电流源C201的第二端和所述第二电流源C202的第一端相连，并与所述电荷泵200的输出端(Vc端)耦接。
在本发明一实施例中，所述第一电流源C201为PMOS晶体管；所述第二电流源为NMOS晶体管。具体的，所述PMOS晶体管的源极S接电源(Vdd)，所述PMOS晶体管的漏极D与所述NMOS晶体管的漏极D相连，并与所述电荷泵200的输出端(Vc端)耦接，所述NMOS晶体管的源极S与所述第一控制开关S201的第一端耦接。
继续参考图4，在本发明一实施例中，所述电荷泵200还包括第三控制开关S203和第四控制开关S204，所述第三控制开关S203的第一端与所述第四控制开关S204的第一端均耦接电源(Vdd)，所述第三控制开关S203的第二端与所述第四控制开关S204的第二端相连并耦接于所述第一控制开关S201的第一端；所述第三控制开关S203的控制端与鉴频鉴相器的UP信号耦接，所述第四控制开关S204的控制端与鉴频鉴相器的DN信号耦接。由于所述UP信号控制所述第一控制开关S201及所述第三控制开关S203，所述DN信号控制所述第二控制开关S202及所述第四控制开关S204，当开关闭合时，所述电荷泵200开始放电，所述第三控制开关S203和所述第四控制开关S204提高了所述电荷泵200的放电响应速率。
图5示出了本发明实施例中的一种锁相环电路中的鉴频鉴相器和电荷泵的连接结构示意图。如图5所示的锁相环电路可以包括鉴频鉴相器100和电荷泵200。其中，鉴频鉴相器和电荷泵的结构如前述的鉴频鉴相器100和电荷泵200。图6示出了本发明实施例锁相环锁定时电路各点波形示意图。
所述锁相环电路中所述鉴频鉴相器100的所述第一上升沿D触发器DFF1和所述第二上升沿D触发器DFF2都是时钟上升沿触发的D触发器，即所述第一上升沿D触发器DFF1和所述第二上升沿D触发器DFF2的输出端(Q端)的状态变化都发生在时钟输入的上升沿，其逻辑值由数据信号决定。
由于本发明实施例中的电荷泵200为放电(下拉电流)设计，所述锁相环电路锁定时，所述反馈时钟信号Fdiv信号相位领先于所述基准时钟信号Fref，如图6所，在所述反馈时钟信号Fdiv上升沿，所述第二上升沿D触发器DFF2的输出端(Q端)发生由低到高变化，所述开关S202闭合，此时，所述电荷泵200开始放电；当所述基准时钟信号Fref上升沿到达时，所述第一上升沿D触发器DFF1的输出端(Q端)由低到高发生变化，UP信号由高变低，所述开关S201打开，所述电荷泵200停止放电；同时所述与门1021输出变高，所述第一上升沿D触发器DFF1和所述第二上升沿D触发器DFF2被复位，所述两个D触发器的输出由高变低，UP信号由低变高，DN信号由高变低，所述电荷泵200仍保持在停止放电状态。
当所述电荷泵200在停止放电状态时，漏电流会对环路滤波器(图中未示出)进行充电，环路滤波器的输出电压会升高，压控振荡器的频率会因此变高。这也是当锁相环锁定时，所述反馈时钟信号Fdiv的相位会领先于所述基准时钟信号Fref的原因。
如图5中所示，当电荷泵200开启工作状态时，只需要单方向电流，不需要上拉电流与下拉电流的匹配，极大地降低了设计难度。其中漏电流设计要求低，电流值远小于工作电流，大小的选择取决于小数分频器的设计。同时，所述鉴频鉴相器不包括用于消除死区的延迟单元，简化了电路结构。
综上所述，本发明提供的技术方案中，所述鉴频鉴相器不包括用于消除死区的延迟单元，简化了电路结构，同时，所述电荷泵在工作中只需要单方向电流，对电流源的设计要求低，没有上拉电流与下拉电流的匹配问题，设计简单可靠，线性度高，非常适合使用小数分频器的锁相环。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：锁相环电路及数字时间转换器误差消除方法