阅读说明：本技术 一种锁相环电路 (Phase-locked loop circuit ) 是由 孙杰 于 2019-09-12 设计创作，主要内容包括：本发明实施例公开了一种锁相环电路。包括：鉴频鉴相器、电荷泵、滤波电路、电压电流转换电路、第一电容、电压缓冲单元、第二电容、电流镜像单元、电流控制振荡器及分频器；所述鉴频鉴相器、所述电荷泵、所述电压电流转换电路、所述电流控制振荡器及所述分频器依次连接；所述滤波电路连接于第一节点和接地端之间；所述第一电容连接于第二节点与接地端之间；所述电压缓冲单元的输入端与所述第二节点相连,电压缓冲单元的输入端与所述第二电容的一端连接；所述第二电容的另一端与电流镜像单元的输入端相连,所述电流镜像单元输出单元的输出端与所述第二节点相连。可以降低振荡器带来的电压波动,从而减小锁相环电路输出时钟的抖动。(The embodiment of the invention discloses a phase-locked loop circuit. The method comprises the following steps: the phase frequency detector comprises a phase frequency detector, a charge pump, a filter circuit, a voltage-current conversion circuit, a first capacitor, a voltage buffer unit, a second capacitor, a current mirror unit, a current control oscillator and a frequency divider; the phase frequency detector, the charge pump, the voltage-current conversion circuit, the current control oscillator and the frequency divider are connected in sequence; the filter circuit is connected between the first node and a grounding end; the first capacitor is connected between the second node and the grounding end; the input end of the voltage buffer unit is connected with the second node, and the input end of the voltage buffer unit is connected with one end of the second capacitor; the other end of the second capacitor is connected with the input end of the current mirror image unit, and the output end of the output unit of the current mirror image unit is connected with the second node. The voltage fluctuation caused by the oscillator can be reduced, and therefore the jitter of the output clock of the phase-locked loop circuit is reduced.)

一种锁相环电路

技术领域

本发明实施例涉及电路技术领域，尤其涉及一种锁相环电路。

背景技术

随着无线通信技术和集成电路工艺的发展，越来越多的无线通信系统集成到芯片上。锁相环可产生精准的时钟信号或者频率信号，所以广泛应用于时钟产生器，在无线通信收发系统、时钟/数据恢复电路等电子系统中，基于锁相环的频率合成器广泛的应用于射频收发系统中。这些需求都促进了锁相环电路的研究和发展。

现有技术中，锁相环中的振荡器会引起电压的波动，使得锁相环电路输出的时钟抖动较大，因而减小锁相环输出抖动显得尤为重要。

发明内容

本发明实施例提供一种锁相环电路，可以降低振荡器带来的电压波动，从而较小锁相环电路输出时钟的抖动。

第一方面，本发明实施例提供了一种锁相环电路，包括：鉴频鉴相器、电荷泵、滤波电路、电压电流转换电路、第一电容、电压缓冲单元、第二电容、电流镜像单元、电流控制振荡器及分频器；

所述鉴频鉴相器设置有参考信号输入端和连接于所述分频器的反馈信号输入端；所述鉴频鉴相器、所述电荷泵、所述电压电流转换电路、所述电流控制振荡器及所述分频器依次连接；

所述滤波电路连接于第一节点和接地端之间；其中，第一节点位于所述电荷泵和所述电压电流转换电路之间；

所述第一电容连接于第二节点与接地端之间；其中，第二节点位于所述电压电流转换电路和所述电流控制振荡器之间；

所述电压缓冲单元的输入端与所述第二节点相连，电压缓冲单元的输入端与所述第二电容的一端连接；所述第二电容的另一端与电流镜像单元的输入端相连，所述电流镜像单元输出单元的输出端与所述第二节点相连。

进一步地，所述电压电流转换电路包括第一PMOS管；所述电流控制振荡器包括三个反相器；

所述第一PMOS管的栅极与所述电荷泵的输出端相连，源极与电源相连，漏极分别与三个反相器的输入级相连；三个反相器按照中间级与输出级相连的方式串联；所述第二节点位于所述第一PMOS管的漏极和三个反相器的输入级之间。

进一步地，所述反相器包括一个PMOS管和一个NMOS管。

进一步地，所述滤波电路包括第一电阻和第三电容；

所述第一电阻的一端与所述第一节点相连，另一端与所述第三电容的一端相连；所述第三电容的另一端与接地端相连。

进一步地，所述电压缓冲单元包括两个PMOS管，分别为第二PMOS管和第三PMOS管；

所述第二PMOS管的栅极与所述第一节点相连，源极与电源相连，漏极分别与所述第三PMOS管的源极和所述第二电容的一端相连；所述第三PMOS管的栅极与所述第二节点相连，漏极与接地端相连。

进一步地，所述电流镜像单元包括两个PMOS管和两个NMOS管；分别为第四PMOS管、第五PMOS管、第一NMOS管和第二NMOS管；

所述第四PMOS管和第五PMOS管的栅极均与所述第一节点相连，源极均与电源相连；所述第四PMOS管的漏极与所述第一NMOS管的漏极相连；所述第五PMOS管的漏极与所述第二NMOS管的漏极相连；所述第一NMOS管和所述第二NMOS管的源极均与接地端相连；所述第一NMOS管的漏极与所述第二NMOS管的栅极相连。

进一步地，所述第二电容的另一端与所述第四PMOS管的漏极相连。

本发明实施例提供的锁相环电路，包括鉴频鉴相器、电荷泵、滤波电路、电压电流转换电路、第一电容、电压缓冲单元、第二电容、电流镜像单元、电流控制振荡器及分频器；第一电容连接于第二节点与接地端之间；其中，第二节点位于电压电流转换电路和电流控制振荡器之间；电压缓冲单元的输入端与第二节点相连，电压缓冲单元的输入端与第二电容的一端连接；第二电容的另一端与电流镜像单元的输入端相连，电流镜像单元输出单元的输出端与第二节点相连。可以降低振荡器带来的电压波动，从而减小锁相环电路输出时钟的抖动。

附图说明

图1是本发明实施例一中的一种锁相环电路的结构示意图；

图2是本发明实施例一中的一种电流控制振荡器的结构示意图；

图3是本发明实施例一中的一种锁相环电路的局部结构示意图；

图4是本发明实施例一中的锁相环电路中的各个节点的电压及电流示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图1为本发明实施例一提供的一种锁相环电路的结构示意图，如图1所示，该电路包括：鉴频鉴相器、电荷泵、滤波电路、电压电流转换电路、第一电容、电压缓冲单元、第二电容、电流镜像单元、电流控制振荡器及分频器。

鉴频鉴相器设置有参考信号输入端和连接于分频器的反馈信号输入端；鉴频鉴相器、电荷泵、电压电流转换电路、电流控制振荡器及分频器依次连接。滤波电路连接于第一节点和接地端之间；其中，第一节点位于电荷泵和电压电流转换电路之间。第一电容连接于第二节点与接地端之间；其中，第二节点位于电压电流转换电路和电流控制振荡器之间。电压缓冲单元的输入端与第二节点相连，电压缓冲单元的输入端与第二电容的一端连接；第二电容的另一端与电流镜像单元的输入端相连，电流镜像单元输出单元的输出端与第二节点相连。

如图1所示，滤波电路包括第一电阻和第三电容；第一电阻的一端与第一节点相连，另一端与第三电容的一端相连；第三电容的另一端与接地端相连。

图2是本发明实施例中的一种电流控制振荡器的结构示意图。如图2所示，电压电流转换电路包括第一PMOS管；电流控制振荡器包括三个反相器。其中，第一PMOS管的栅极与电荷泵的输出端相连，源极与电源相连，漏极分别与三个反相器的输入级相连。三个反相器按照中间级与输出级相连的方式串联。第二节点位于第一PMOS管的漏极和三个反相器的输入级之间。本实施例中，反相器包括一个PMOS管和一个NMOS管。

图3是本发明实施例中的一种锁相环电路的局部结构示意图，如图3所示，电压缓冲单元包括两个PMOS管，分别为第二PMOS管和第三PMOS管。第二PMOS管的栅极与第一节点相连，源极与电源相连，漏极分别与第三PMOS管的源极和第二电容的一端相连；第三PMOS管的栅极与第二节点相连，漏极与接地端相连。

电流镜像单元包括两个PMOS管和两个NMOS管；分别为第四PMOS管、第五PMOS管、第一NMOS管和第二NMOS管；第四PMOS管和第五PMOS管的栅极均与第一节点相连，源极均与电源相连；第四PMOS管的漏极与第一NMOS管的漏极相连；第五PMOS管的漏极与第二NMOS管的漏极相连；第一NMOS管和第二NMOS管的源极均与接地端相连；第一NMOS管的漏极与第二NMOS管的栅极相连。第二电容的另一端与第四PMOS管的漏极相连。

本实施例中，第一节点为电压控制，由电荷泵、第一电阻和第三电容实现，第一电阻和第三电容共同形成了环路的一个零点和极点，其零点位于其中，R₁为第一电阻的电阻值，C₃为第三电容的电容值。极点则位于原点。第一PMOS管实现电压到电流的转换。假定电流控制振荡器的等效电阻为R2，R2和第一电容构成了环路的另一个极点，该极点位于其中C₁为第一电容的电容值。本实施例中，要保证电流控制振荡器的环路稳定，ω_p要比ω_z大一定的倍数。例如要实现60度的相位裕度，要满足ω_p＞8*ω_z，这就要求C1的值不能太大，这样C1对第二节点的电压和电流的稳定作用有限。

本实施例中，在第二节点处连接了电压缓冲单元、第二电容和电流镜像单元。图4为本实施例中的锁相环电路中的各个节点的电压及电流示意图。各节点包括：第二节点(节点b)、电压缓冲单元输出端节点(节点c)、电流镜像单元输入端节点(节点d)。如图4所示，当电流控制振荡器的等效电阻变化或者其它突发原因导致第二节点的电压变化时，节点c的电压将会跟着发生变化。如果节点d的电压出现向上或向下的脉冲时，第二电容会把该脉冲耦合到电流镜像单元的控制端，从而控制电流镜像模块向第二节点输出一个脉冲电流来补偿流向电流控制振荡器的电流，达到稳定第二节点电压的目的。当第二节点的电压发生阶跃变化时，该电路只在阶跃时刻后很短的时间内发生响应，不会影响电路的正常工作状态。

图3中的锁相环电路，由于流经第一PMOS管的电流不能突变，当振荡器各个单元开通或关断会引起第二节点的电压变化。第二PMOS管为源极跟随器，第二节点的电压升高会导致节点c的电压也升高。由于电容两端的电压不能突变，节点c的电压升高同样导致节点d的电压升高。第二NMOS管处于饱和区，节点d的电压升高会导致流经第二NMOS管的电流增加，振荡器中减少的电流就会通过第二NMOS管泄放掉，从而减小第二节点的电压升高幅度。

第三PMOS管的等效电容要远小于第二电容的电容值，二者串联后的电容值近似等于第三PMOS管的等效电容，因此由新增电路引入的极点和零点均不对环路主要的极点和零点构成影响。

本实施例提供的锁相环电路，包括鉴频鉴相器、电荷泵、滤波电路、电压电流转换电路、第一电容、电压缓冲单元、第二电容、电流镜像单元、电流控制振荡器及分频器；第一电容连接于第二节点与接地端之间；其中，第二节点位于电压电流转换电路和电流控制振荡器之间；电压缓冲单元的输入端与第二节点相连，电压缓冲单元的输入端与第二电容的一端连接；第二电容的另一端与电流镜像单元的输入端相连，电流镜像单元输出单元的输出端与第二节点相连。可以降低振荡器带来的电压波动，从而减小锁相环电路输出时钟的抖动。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。