一种具有分级缓冲层的vdmos半导体功率器件及使用方法
阅读说明：本技术 一种具有分级缓冲层的vdmos半导体功率器件及使用方法 (VDMOS semiconductor power device with graded buffer layer and use method ) 是由 陈利 陈彬 于 2021-08-18 设计创作，主要内容包括：本发明公开了一种具有分级缓冲层的VDMOS半导体功率器件及使用方法,涉及半导体功率器件技术领域,具体为一种具有分级缓冲层的VDMOS半导体功率器件及使用方法,包括半导体主体和一级缓冲机构,所述半导体主体的下端固定连接有衔接座,且衔接座的下方固定连接有插脚,所述一级缓冲机构的外部设有二级缓冲机构,所述一级缓冲机构的内部设有中空层。该具有分级缓冲层的VDMOS半导体功率器件及使用方法,依靠一级缓冲机构和二级缓冲结构可以对半导体功率器件的外部进行分级缓冲处理,根据使用者需要以及半导体的具体结构形状选择相对于的缓冲机构,其中在对于柱状结构的特殊半导体功率器件也可以组合使用一级缓冲机构和二级缓冲结构。(The invention discloses a VDMOS semiconductor power device with a graded buffer layer and a using method thereof, relating to the technical field of semiconductor power devices, in particular to a VDMOS semiconductor power device with a graded buffer layer and a using method thereof. The VDMOS semiconductor power device with the graded buffer layer and the using method thereof can carry out graded buffer treatment on the outside of the semiconductor power device by depending on the primary buffer mechanism and the secondary buffer structure, select the relative buffer mechanism according to the requirements of users and the concrete structural shape of the semiconductor, wherein the primary buffer mechanism and the secondary buffer structure can also be combined for the special semiconductor power device with a columnar structure.)
技术领域
本发明涉及半导体功率器件技术领域，具体为一种具有分级缓冲层的VDMOS半导体功率器件及使用方法。
背景技术
功率半导体器件的概念功率半导体器件是指可直接用于处理电能的主电路中，实现电能的变换或控制的电子器件，也称为电力单子器件；主电路:在电气设备或功率系统中，直接承担电能的变换或控制任务的电路；广义上功率半导体器件可分为电真空器件和半导体器件两类，目前往往专指功率半导体器件；功率半导体器件的特征：所能处理电功率的大小，也就是其承受电压和电流的能力，是其最重要的参数，一般都远大于处理信息的电子器件；为了减小本身的损耗，提高效率，-般都工作在开关状态；由电子电路来控制,而且需要驱动电路；自身的功率损耗通常仍远大于电子器件，在其工作时-般都需要安装散热器。
但是现有的半导体外部不具有防护能力，大多是依靠半导体自身的结构硬度实现自我防护作用，其效果明显不佳，并且一般对于半导体功率器件的保护采用大多是利用海绵实现或胶条实现整体性保护，其保护范围不够全面，不具有针对性，不能很好满足人们的使用需求等缺点。
发明内容
针对现有技术的不足，本发明提供了一种具有分级缓冲层的VDMOS半导体功率器件及使用方法，解决了上述背景技术中提出现有的半导体外部不具有防护能力，大多是依靠半导体自身的结构硬度实现自我防护作用，其效果明显不佳，并且一般对于半导体功率器件的保护采用大多是利用海绵实现或胶条实现整体性保护，其保护范围不够全面，不具有针对性等问题。
为实现以上目的，本发明通过以下技术方案予以实现：一种具有分级缓冲层的VDMOS半导体功率器件及使用方法，包括半导体主体和一级缓冲机构，所述半导体主体的下端固定连接有衔接座，且衔接座的下方固定连接有插脚，所述一级缓冲机构的外部设有二级缓冲机构，且一级缓冲机构位于半导体主体的外部，所述一级缓冲机构的内部设有中空层。
可选的，所述插脚通过衔接座与半导体主体的下端相连接，衔接座的中轴线与半导体主体的中轴线之间相重合。
可选的，所述衔接座设为圆盘状结构，且衔接座的下端设有不规则凹凸状结构。
可选的，所述插脚之间关于衔接座的中轴线相对称，且插脚等距分布于衔接座的下端。
可选的，所述一级缓冲机构包括复合膜、绝缘层和缓冲胶垫层，所述复合膜的外部表面设有绝缘层，且绝缘层的外部表面设有缓冲胶垫层。
可选的，所述复合膜、绝缘层和缓冲胶垫层之间紧密贴合，且复合膜的厚度与绝缘层的厚度之间相同。
可选的，所述二级缓冲机构包括衔接球、水平衔接条、定位槽、定位块、定位套、纵向衔接条和衔接套，所述衔接球的内部贯穿有水平衔接条，且水平衔接条的内部设有定位槽，所述定位槽的内部活动连接有定位块，所述衔接球的前端固定连接有定位套，且定位套的内部贯穿有纵向衔接条，所述纵向衔接条的上端活动连接有衔接套。
可选的，所述衔接球等距分布于水平衔接条的外部，且水平衔接条的中轴线与纵向衔接条的中轴线之间相重合。
可选的，所述定位块的外部尺寸结构与定位槽的内部尺寸结构相吻合，且定位块与水平衔接条之间为一体式结构。
可选的，所述具有分级缓冲层的VDMOS半导体功率器件使用方法具体如下：
S1、首先根据半导体主体的外部尺寸形状选择合适的分级缓冲机构，其中一级缓冲机构适用于柱状半导体结构，而二级缓冲机构可以适用于各种不同形状的半导体结构；
S2、若半导体主体形状为柱状结构可以将一级缓冲机构直接套于半导体主体的外表面，由此对半导体主体的外部进行缓冲防护作用；
S3、若半导体主体形状为矩形或不规则结构，则可以选用二级缓冲机构，使用者可以根据半导体主体的尺寸选择合适数量的水平衔接条；
S4、将水平衔接条对应穿于衔接球的内部；
S5、利用定位槽和定位块之间的配合将水平衔接条相连接，使之构成环形闭合结构；
S6、随后将纵向衔接条依次穿过同一纵向的定位套，使之构成网状结构；
S7、若纵向衔接条之间出现交叉情况，可以通过衔接套对交叉处进行定位连接操作。
本发明提供了一种具有分级缓冲层的VDMOS半导体功率器件及使用方法，具备以下有益效果：
依靠一级缓冲机构和二级缓冲结构可以对半导体功率器件的外部进行分级缓冲处理，根据使用者需要以及半导体的具体结构形状选择相对于的缓冲机构，其中在对于柱状结构的特殊半导体功率器件也可以组合使用一级缓冲机构和二级缓冲结构；
一级缓冲机构的内部结构较为简单，在生产的过程中加工工艺普通，便于大批量的生产作用，其中复合膜可以提高一级缓冲机构与半导体主体外部表面的贴合性，保持两者之间的同步性，而复合膜、绝缘层和缓冲胶垫层之间均采用粘接的方式实现固定连接；
二级缓冲机构的结构适用范围较大，不会受到半导体主体外部形状的限制，使用者可以根据半导体主体的具体形状对二级缓冲机构进行自行组装操作，其中二级缓冲机构可以同时对半导体主体的水平和垂直方向进行包裹防护作用，而衔接球可以增加半导体主体外部的边角尺寸，直接避免半导体主体与坚硬物质的接触，同时水平衔接条的连接方式操作起来较为简单方便。
附图说明
图1为本发明柱状半导体结构示意图；
图2为本发明矩形半导体结构示意图；
图3为本发明一级缓冲机构仰视结构示意图；
图4为本发明一级缓冲机构内部结构示意图；
图5为本发明二级缓冲机构放大结构示意图；
图6为本发明柱状半导体的二级缓冲机构俯视结构示意图；
图7为本发明柱状半导体的二级缓冲机构俯视结构示意图；
图8为本发明图5中的A处放大结构示意图。
图中：1、半导体主体；2、衔接座；3、插脚；4、一级缓冲机构；401、复合膜；402、绝缘层；403、缓冲胶垫层；5、二级缓冲机构；501、衔接球；502、水平衔接条；503、定位槽；504、定位块；505、定位套；506、纵向衔接条；507、衔接套；6、中空层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
请参阅图1至图8，本发明提供一种技术方案：一种具有分级缓冲层的VDMOS半导体功率器件及使用方法，包括半导体主体1和一级缓冲机构4，半导体主体1的下端固定连接有衔接座2，且衔接座2的下方固定连接有插脚3，插脚3通过衔接座2与半导体主体1的下端相连接，衔接座2的中轴线与半导体主体1的中轴线之间相重合；衔接座2设为圆盘状结构，且衔接座2的下端设有不规则凹凸状结构；插脚3之间关于衔接座2的中轴线相对称，且插脚3等距分布于衔接座2的下端；
一级缓冲机构4的外部设有二级缓冲机构5，且一级缓冲机构4位于半导体主体1的外部，一级缓冲机构4包括复合膜401、绝缘层402和缓冲胶垫层403，复合膜401的外部表面设有绝缘层402，且绝缘层402的外部表面设有缓冲胶垫层403；复合膜401、绝缘层402和缓冲胶垫层403之间紧密贴合，且复合膜401的厚度与绝缘层402的厚度之间相同，一级缓冲机构4的内部结构较为简单，在生产的过程中加工工艺普通，便于大批量的生产作用，其中复合膜401可以提高一级缓冲机构4与半导体主体1外部表面的贴合性，保持两者之间的同步性，而复合膜401、绝缘层402和缓冲胶垫层403之间均采用粘接的方式实现固定连接；
二级缓冲机构5包括衔接球501、水平衔接条502、定位槽503、定位块504、定位套505、纵向衔接条506和衔接套507，衔接球501的内部贯穿有水平衔接条502，且水平衔接条502的内部设有定位槽503，定位槽503的内部活动连接有定位块504，衔接球501的前端固定连接有定位套505，且定位套505的内部贯穿有纵向衔接条506，纵向衔接条506的上端活动连接有衔接套507；衔接球501等距分布于水平衔接条502的外部，且水平衔接条502的中轴线与纵向衔接条506的中轴线之间相重合；定位块504的外部尺寸结构与定位槽503的内部尺寸结构相吻合，且定位块504与水平衔接条502之间为一体式结构；一级缓冲机构4的内部设有中空层6，二级缓冲机构5的结构适用范围较大，不会受到半导体主体1外部形状的限制，使用者可以根据半导体主体1的具体形状对二级缓冲机构5进行自行组装操作，其中二级缓冲机构5可以同时对半导体主体1的水平和垂直方向进行包裹防护作用，而衔接球501可以增加半导体主体1外部的边角尺寸，直接避免半导体主体1与坚硬物质的接触，同时水平衔接条502的连接方式操作起来较为简单方便；
依靠一级缓冲机构4和二级缓冲结构5可以对半导体功率器件的外部进行分级缓冲处理，根据使用者需要以及半导体的具体结构形状选择相对于的缓冲机构，其中在对于柱状结构的特殊半导体功率器件也可以组合使用一级缓冲机构4和二级缓冲结构5。
综上，该具有分级缓冲层的VDMOS半导体功率器件及使用方法，具体操作步骤如下：
S1、首先根据半导体主体1的外部尺寸形状选择合适的分级缓冲机构，其中一级缓冲机构4适用于柱状半导体结构，而二级缓冲机构5可以适用于各种不同形状的半导体结构；
S2、若半导体主体1形状为柱状结构可以将一级缓冲机构4直接套于半导体主体1的外表面，由此对半导体主体1的外部进行缓冲防护作用；
S3、若半导体主体1形状为矩形或不规则结构，则可以选用二级缓冲机构5，使用者可以根据半导体主体1的尺寸选择合适数量的水平衔接条502；
S4、将水平衔接条502对应穿于衔接球501的内部；
S5、利用定位槽503和定位块504之间的配合将水平衔接条502相连接，使之构成环形闭合结构；
S6、随后将纵向衔接条506依次穿过同一纵向的定位套505，使之构成网状结构；
S7、若纵向衔接条506之间出现交叉情况，可以通过衔接套507对交叉处进行定位连接操作，依靠一级缓冲机构4和二级缓冲结构5可以对半导体功率器件的外部进行分级缓冲处理，根据使用者需要以及半导体的具体结构形状选择相对于的缓冲机构，其中在对于柱状结构的特殊半导体功率器件也可以组合使用一级缓冲机构4和二级缓冲结构5。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种双层悬臂支撑自锚式柔性塔桅结构减振阻尼索