一种多层芯片堆叠封装结构及封装方法

文档序号:1877216 发布日期:2021-11-23 浏览:29次 >En<

阅读说明:本技术 一种多层芯片堆叠封装结构及封装方法 (Multilayer chip stacking packaging structure and packaging method ) 是由 乔金彪 侯庆河 宋方震 于 2021-07-07 设计创作,主要内容包括:本发明提供了一种多层芯片堆叠封装结构,涉及芯片封装技术领域,该封装结构,包括PCB板,PCB板顶面分别设有竖直方向依次堆叠设置的若干片存储芯片,以及处理芯片,处理芯片位于存储芯片一侧,处理芯片与存储芯片之间设有连接线,PCB板、处理芯片以及存储芯片之间通过连接线电性连接,竖直方向依次堆叠设置的存储芯片外侧以及处理芯片外侧均套设有屏蔽罩,处理芯片与屏蔽罩之间以及存储芯片与屏蔽罩之间均填充有第二导热胶层,套设在堆叠存储芯片外侧的屏蔽罩依次连接;通过在芯片外侧套设屏蔽罩,减弱外界磁场对芯片的干扰,以及减少芯片间的相互干扰,其次屏蔽罩还可增大处理芯片以及存储芯片的散热面积,提升其散热性能。(The invention provides a multilayer chip stacking and packaging structure, which relates to the technical field of chip packaging and comprises a PCB (printed Circuit Board), wherein the top surface of the PCB is respectively provided with a plurality of storage chips and a processing chip, the storage chips are sequentially stacked in the vertical direction, the processing chip is positioned on one side of each storage chip, a connecting wire is arranged between the processing chip and each storage chip, the PCB, the processing chips and the storage chips are electrically connected through the connecting wires, shielding covers are respectively sleeved on the outer sides of the storage chips and the outer sides of the processing chips, which are sequentially stacked in the vertical direction, second heat-conducting glue layers are respectively filled between the processing chips and the shielding covers and between the storage chips and the shielding covers, and the shielding covers sleeved on the outer sides of the stacked storage chips are sequentially connected; the shielding cover is sleeved outside the chip, so that the interference of an external magnetic field to the chip is weakened, the mutual interference among the chips is reduced, the heat dissipation area of the processing chip and the heat dissipation area of the storage chip can be increased by the shielding cover, and the heat dissipation performance of the storage chip is improved.)

一种多层芯片堆叠封装结构及封装方法

技术领域

本发明涉及芯片封装技术领域,尤其涉及一种多层芯片堆叠封装结构及封装方法。

背景技术

随着半导体行业的快速发展,电子产品微型化越来越薄以满足用户的需求以及产品性能与内存越来越高,因此,半导体封装结构采用多个芯片叠装技术或者芯叠装技术,将两个或者多个芯片叠装在单一封装结构中,实现产品封装体积减小以及提升产品性能,此种叠装产品(记忆卡/存储卡),通常拥有两种类型芯片,记忆存储芯片以及芯片,通过叠装方式封装在一起;

而现有的封装结构屏蔽效果差,芯片易受外界磁场干扰,且芯片在运作时所产生的热能并不能有效地逸散至封装结构外,因而,降低了芯片的运行稳定性;

针对上述的技术缺陷,现提出一种多层芯片堆叠封装结构及封装方法。

发明内容

本发明针对现有技术的不足,提供了一种多层芯片堆叠封装结构及封装方法。

本发明通过以下技术手段实现解决上述技术问题的:一种多层芯片堆叠封装结构,包括PCB板,PCB板顶面分别设有竖直方向依次堆叠设置的若干片存储芯片,以及处理芯片,处理芯片位于存储芯片一侧,处理芯片与存储芯片之间设有连接线,PCB板、处理芯片以及存储芯片之间通过连接线电性连接,竖直方向依次堆叠设置的存储芯片外侧以及处理芯片外侧均套设有屏蔽罩,处理芯片与屏蔽罩之间以及存储芯片与屏蔽罩之间均填充有第二导热胶层,套设在堆叠存储芯片外侧的屏蔽罩依次连接;PCB板上方设有塑封体,塑封体将套设在处理芯片与存储芯片外侧的屏蔽罩以及连接线覆盖在内。

进一步的,所述存储芯片具有第一表面与第二表面两表面,所述第一表面位于第二表面正上方,所述第二表面表面设置有凸点,位于最底层的存储芯片通过凸点与PCB板电性连接。

进一步的,所述屏蔽罩底部开口,套设在存储芯片外侧的屏蔽罩外表面开设有第一缺口,所述第一缺口底部向下延伸形成底部开口的第一缺口,所述套设在处理芯片外侧的屏蔽罩外表面开设有第二缺口,所述第二缺口底部向下延伸形成底部开口的第二缺口。

进一步的,所述连接线包括第一连接线、导柱以及第二连接线,所述导柱竖直设置在处理芯片与存储芯片之间的塑封体内,所述导柱底端向下延伸与PCB板接触,所述导柱底端与PCB板电性连接,所述第一连接线与堆叠在最底层存储芯片上的若干个存储芯片表面设置的凸点电性连接,所述第一连接线自由端贯穿第一缺口并与导柱电性连接,所述第二连接线与处理芯片电性连接,其自由端贯穿第二缺口,并与导柱电性连接,所述凸点与第一连接线连接处、第二连接线以及导柱表面涂覆绿油,所述导柱靠近存储芯片一侧。

进一步的,所述屏蔽罩侧面靠近其顶部开设有填充孔,所述填充孔贯穿屏蔽罩。

进一步的,竖直方向依次堆叠设置的若干片存储芯片数量为两组,其对称分布在处理芯片的两侧,构成形状为U型封装结构。

进一步的,所述屏蔽罩顶面固定连接有连接框,所述连接框外部尺寸与屏蔽罩底部开口处内部尺寸相适配,相邻设置的屏蔽罩底部开口端与连接框过盈配合。

进一步的,所述连接框顶面开设有向下延伸的第三缺口,所述第三缺口供第一连接线穿过,所述连接框内部填充第一隔离层,所述第一隔离层在连接框内的填充的厚度不超过连接框的高度。

进一步的,所述屏蔽罩顶面开设若干个阻力腔,所述阻力腔位于连接框内,所述阻力腔为等距分布在屏蔽罩顶面的长条型凹槽或若干个圆型腔室。

该种多层芯片堆叠封装方法,具体步骤如下:

S1、先将处理芯片与位于最底层的存储芯片分别与PCB板连接,将第二连接线与处理芯片连接,并对第二连接线与处理芯片连接处以及第二连接线表面涂覆绿油;

S2、将屏蔽罩依次套设在处理芯片以及存储芯片的外侧,再将第二连接线通过第二缺口引出;

S3、使用注射设备通过填充孔向屏蔽罩内填充第二导热胶层;

S4、将第一连接线与存储芯片的凸点连接,完成后,并对第一连接线与凸点连接处以及第一连接线表面涂覆绿油,完成后,备用;

S5、在连接框内填充第一隔离层,再将位于第二层存储芯片水平放置在第一隔离层顶面,然后将第一连接线自由端穿过第三缺口;

S6、将屏蔽罩底部开口套设在连接框的外侧,完成对相邻设置的屏蔽罩预固定,并将第一连接线从第一缺口引出;

S7、再次使用注射设备通过填充孔向屏蔽罩内填充第二导热胶层,待第二导热胶层固化;

S8、同理安装第三层以及第四层的存储芯片;

S9、将导柱竖直设置在处理芯片与存储芯片之间,先将导柱底端与PCB板电性连接,再将第一连接线自由端以及第二连接线自由端分别与导柱连接;

S10、同上操作堆叠另一组存储芯片;

S11、在屏蔽罩外侧覆盖塑封体,封装完成。

本发明的有益效果:

(1)通过在芯片外侧套设屏蔽罩,减弱外界磁场对芯片的干扰,以及减少芯片间的相互干扰,其次屏蔽罩还可增大处理芯片以及存储芯片的散热面积,提升其散热性能。

(2)通过将封装结构设置成U型封装结构,设计为U型结构使其具有良好的韧性性能、抗压强度较高、不易形变等特点,使得堆叠设置的存储芯片,受外力的作用的不易倾斜,U型封装结构,还增加了封装结构与外部空气的接触面积,提升封装结构的散热性能

(3)通过在连接框内部填充第一隔离层,避免多个竖直方向堆叠设置存储芯片之间的热量相互传导,造成热量堆积,造成中间部存储芯片运行性能下降,增加第一隔离层,使单个存储芯片的热量只能通过第二导热胶层向屏蔽罩传导,由屏蔽罩向外辐射,进行散热,提升单个存储芯片的运行性能,保障堆叠后的芯片的运行性能。

(4)通过在屏蔽罩顶面开设若干个阻力腔,再向连接框内填充第一隔离层时,第一隔离层也会进入第二缺口内,待第一隔离层固化后,阻力腔可增加第一隔离层与屏蔽罩顶面的连接强度,再 受到外力的作用下,第一隔离层不易与屏蔽罩顶面分离,使得第一隔离层保持良好的隔热性能。

附图说明

图1为本发明实施例1中的封装结构示意图;

图2为图1中的a处放大结构示意图;

图3为本发明实施例2中的封装结构示意图;

图4为图3中的b处放大结构示意图;

图5为本发明实施例3中的封装结构示意图;

图6为图5中的c处放大结构示意图;

图7为本发明实施例4中的封装结构示意图;

图8为图7中的d处放大结构示意图;

图9为本发明的封装方法流程示意图。

图中:1、PCB板;2、处理芯片;3、存储芯片;31、第一表面;32、第二表面;33、凸点;4、屏蔽罩;41、第一缺口;42、第二缺口;43、填充孔;44、阻力腔;5、塑封体;7、连接线;71、第一连接线;72、导柱;73、第二连接线;8、第二导热胶层;9、连接框;91、第三缺口;10、第一隔离层;11、第二隔离层。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。

实施例1:

请参阅图1所示,本实施例所述一种多层芯片堆叠封装结构,包括PCB板1,PCB板1顶面分别设有竖直方向依次堆叠设置的若干片存储芯片3,以及处理芯片2,处理芯片2位于存储芯片3一侧,处理芯片2与存储芯片3之间设有连接线7,PCB板1、处理芯片2以及存储芯片3之间通过连接线7电性连接,竖直方向依次堆叠设置的存储芯片3外侧以及处理芯片2外侧均套设有屏蔽罩4,处理芯片2与屏蔽罩4之间以及存储芯片3与屏蔽罩4之间均填充有第二导热胶层8,套设在堆叠存储芯片3外侧的屏蔽罩4依次连接;PCB板1上方设有塑封体5,塑封体5将套设在处理芯片2与存储芯片3外侧的屏蔽罩4以及连接线7覆盖在内,对多层芯片堆叠进行封装成型,塑封体5采用材料为:环氧树脂,例如:双酚A型环氧树脂、溴化环氧树脂、酚醛清漆型环氧树脂;

第二导热胶层8材料为:半导体封装胶水,内添加有氮化硼和氮化铝,提高导热性能,屏蔽罩4的作用在于,减弱外界磁场对芯片的干扰,以及减少芯片间的相互干扰,其次屏蔽罩4还可增大处理芯片2以及存储芯片3的散热面积,提升其散热性能。

存储芯片3具有第一表面31与第二表面32两表面,第一表面31位于第二表面32正上方,第二表面32表面设置有凸点33,位于最底层的存储芯片3通过凸点33与PCB板1电性连接;

请参阅图2所示,屏蔽罩4底部开口,套设在存储芯片3外侧的屏蔽罩4外表面开设有第一缺口41,第一缺口41底部向下延伸形成底部开口的第一缺口41,套设在处理芯片2外侧的屏蔽罩4外表面开设有第二缺口42,第二缺口42底部向下延伸形成底部开口的第二缺口42,将其设置为底部开口,方便后期在层芯片堆叠过程中,方便将连接线7引出。

请参阅图2所示,连接线7包括第一连接线71、导柱72以及第二连接线73,导柱72竖直设置在处理芯片2与存储芯片3之间的塑封体5内,导柱72底端向下延伸与PCB板1接触,导柱72底端与PCB板1电性连接,第一连接线71与堆叠在最底层存储芯片3上的若干个存储芯片3表面设置的凸点33电性连接,第一连接线71自由端贯穿第一缺口41并与导柱72电性连接,第二连接线73与处理芯片2电性连接,其自由端贯穿第二缺口42,并与导柱72电性连接,在凸点33与第一连接线71连接处、第二连接线73以及导柱72表面涂覆绿油,作为保护层,绿油为液态光致阻焊剂,是一种丙烯酸低聚物,具有高绝缘性,避免第一连接线71以及导柱72直接与屏蔽罩4接触,屏蔽罩4材质为:镍白铜、洋白铜。

优选的,导柱72靠近存储芯片3一侧,减少第一连接线71的长度,整体减少连接线7的总长度,减小连接线7因电阻带来的损耗,提升堆叠设置存储芯片3的响应速度。

请参阅图1所示,屏蔽罩4侧面靠近其顶部开设有填充孔43,填充孔43贯穿屏蔽罩4,注射设备通过填充孔43向屏蔽罩4内填充第二导热胶层8。

封装时:先将处理芯片2与位于最底层的存储芯片3分别与PCB板1连接,然后安装屏蔽罩4,将第二连接线73与处理芯片2连接,完成后,将屏蔽罩4依次套设在处理芯片2以及存储芯片3的外侧,再将第二连接线73通过第二缺口42引出,再由注射设备通过开设在屏蔽罩4顶部的填充孔43向屏蔽罩4内填充第二导热胶层8,待第二导热胶层8固化后,将为位于第二层的存储芯片3通过凸点33与第一连接线71连接,完成后,将位于第二层的存储芯片3水平放置在套设在最底层存储芯片3外侧的屏蔽罩4顶面,然后在位于第二层的存储芯片3套设屏蔽罩4,再将第一连接线71另一端通过第一缺口41引出,然后再次通过填充孔43向屏蔽罩4内填充第二导热胶层8,待其固化后,同理安装第三层以及第四层的存储芯片3,完成后,将导柱72竖直设置在处理芯片2与存储芯片3之间,先将导柱72底端与PCB板1电性连接,再将第一连接线71自由端以及第二连接线73自由端分别与导柱72连接,同理堆叠另一组存储芯片3,完成后,在屏蔽罩4外侧覆盖塑封体5,封装完成。

请参阅图1所示,竖直方向依次堆叠设置的若干片存储芯片3数量为两组,其对称分布在处理芯片2的两侧,构成形状为U型封装结构,设计为U型结构使其具有良好的韧性性能、抗压强度较高、不易形变等特点,使得堆叠设置的存储芯片3,受外力的作用的不易倾斜,U型封装结构,还增加了封装结构与外部空气的接触面积,提升封装结构的散热性能。

实施例2:

请参阅图3与图4所示,本实施例采用与实施例1相同的技术方案,区别是:屏蔽罩4顶面固定连接有连接框9,连接框9外部尺寸与屏蔽罩4底部开口处内部尺寸相适配,即相邻设置的屏蔽罩4底部开口端与连接框9过盈配合,在相邻的屏蔽罩4安装时,可以起到预固定的作用,方便对多个竖直方向依次设置的屏蔽罩4进行安装。

请参阅图4所示,连接框9顶面开设有向下延伸的第三缺口91,第三缺口91可供第一连接线71穿过。

请参阅图4所示,在连接框9内部填充第一隔离层10,其热导率小于0.1w/m*k,具有良好的隔热性能,第一隔离层10材质可以为:硅基、炭基或钛基的气凝胶,避免多个竖直方向堆叠设置存储芯片3之间的热量相互传导,造成热量堆积,造成中间部存储芯片3运行性能下降,增加第一隔离层10,使单个存储芯片3的热量只能通过第二导热胶层8向屏蔽罩4传导,由屏蔽罩4向外辐射,进行散热,提升单个存储芯片3的运行性能,保障堆叠后的芯片的运行性能。

请参阅图4所示,第一隔离层10在连接框9内的填充的厚度不超过连接框9的高度,避免第一隔离层10厚度过高导致的屏蔽罩4的受热面积减小。

封装时,采用与实施例1相同的步骤,不同的是,先在连接框9内填充第一隔离层10,再将存储芯片3水平放置在第一隔离层10顶面,然后将第一连接线71自由端依次穿过第三缺口91以及第一缺口41,完成后,将屏蔽罩4底部开口套设在连接框9的外侧,预固定完成后,再通过填充孔43向屏蔽罩4内填充第二导热胶层8。

其中,第二导热胶层8与第一隔离层10热胀冷缩的情况下产生的应力,可通过第一缺口41、第二缺口42以及第三缺口91向外扩散,避免直接作用芯片上对芯片造成损伤。

实施例3:

请参阅图5与图6所示,本实施例采用与实施例2相同的技术方案,区别是:在屏蔽罩4顶面开设若干个阻力腔44,阻力腔44位于连接框9内,阻力腔44可以是等距分布在屏蔽罩4顶面的长条型凹槽,也可以是若干个圆型腔室。

封装时,再向连接框9内填充第一隔离层10时,第一隔离层10也会进入第二缺口42内,待第一隔离层10固化后,阻力腔44可增加第一隔离层10与屏蔽罩4顶面的连接强度,再受到外力的作用下,第一隔离层10不易与屏蔽罩4顶面分离,使得第一隔离层10保持良好的隔热性能。

实施例4:

请参阅图7与图8所示,本实施例采用与实施例3相同的技术方案,区别是,设置在处理芯片2外侧的屏蔽罩4与位于最底层存储芯片3外侧设置的屏蔽罩4之间设置第二隔离层11,即用第二隔离层11替代位于处理芯片2与存储芯片3之间的塑封体5,第二隔离层11采用与第一隔离层10相同材质,用于阻隔处理芯片2与存储芯片3之间的热量传导,避免存储芯片3的运行产生的热量过多的传导至处理芯片2,提升处理芯片2的运行性能。

该种多层芯片堆叠封装方法:具体步骤如下:

S1、先将处理芯片2与位于最底层的存储芯片3分别与PCB板1连接,将第二连接线73与处理芯片2连接,并对第二连接线73与处理芯片2连接处以及第二连接线73表面涂覆绿油;

S2、将屏蔽罩4依次套设在处理芯片2以及存储芯片3的外侧,再将第二连接线73通过第二缺口42引出;

S3、使用注射设备通过填充孔43向屏蔽罩4内填充第二导热胶层8;

S4、将第一连接线71与存储芯片3的凸点33连接,完成后,并对第一连接线71与凸点33连接处以及第一连接线71表面涂覆绿油,完成后,备用;

S5、在连接框9内填充第一隔离层10,再将位于第二层存储芯片3水平放置在第一隔离层10顶面,然后将第一连接线71自由端穿过第三缺口91;

S6、将屏蔽罩4底部开口套设在连接框9的外侧,完成对相邻设置的屏蔽罩4预固定,并将第一连接线71从第一缺口41引出;

S7、再次使用注射设备通过填充孔43向屏蔽罩4内填充第二导热胶层8,待第二导热胶层8固化;

S8、同理安装第三层以及第四层的存储芯片3;

S9、将导柱72竖直设置在处理芯片2与存储芯片3之间,先将导柱72底端与PCB板1电性连接,再将第一连接线71自由端以及第二连接线73自由端分别与导柱72连接;

S10、同上操作堆叠另一组存储芯片3;

S11、在屏蔽罩4外侧覆盖塑封体5,封装完成。

需要说明的是,在本文中,如若存在第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

14页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:一种浪涌防护芯片及其制备方法

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!