阅读说明：本技术 高速存储器系统集成 (High speed memory system integration ) 是由 S·富岛 D·马利克 A·科克 于 2020-12-21 设计创作，主要内容包括：本文公开的实施例包括多管芯电子封装。在实施例中,电子封装包括封装衬底和电耦合到封装衬底的第一管芯。在实施例中,管芯堆叠体阵列电耦合到第一管芯。在实施例中,管芯堆叠体阵列在第一管芯与封装衬底之间。在实施例中,管芯堆叠体中的各个管芯堆叠体包括布置在垂直堆叠体中的多个第二管芯。(Embodiments disclosed herein include multi-die electronic packages. In an embodiment, an electronic package includes a package substrate and a first die electrically coupled to the package substrate. In an embodiment, the array of die stacks is electrically coupled to the first die. In an embodiment, the array of die stacks is between the first die and the package substrate. In an embodiment, each of the die stacks includes a plurality of second dies arranged in a vertical stack.)

具体实施方式

本文描述的是根据各实施例的具有在存储器管芯堆叠体阵列之上的计算管芯的电子封装。在以下描述中，将使用本领域技术人员通常采用的术语描述说明性实施方式的各个方面，以向本领域其他技术人员传达其工作的实质。然而，对本领域的技术人员而言显而易见的是，可以仅利用所述方面中的一些来实践本发明。出于解释的目的，阐述了具体的数量、材料和构造，以便提供对说明性实施方式的透彻理解。然而，对本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本发明。在其他实例中，省略或简化了公知的特征，以免使说明性实施方式难以理解。

各种操作将以最有助于理解本发明的方式依次被描述为多个分立操作，然而，描述的顺序不应被解释为暗示这些操作必然与顺序有关。特别地，这些操作不需要以所呈现的顺序来执行。

如上所述，现有的电子封装架构可能不能提供足以用于一些高性能计算(HPC)系统的存储器容量和带宽。图1A和图1B中示出了一个这种现有的电子封装100的示例。如图所示，电子封装100包括封装衬底110，在封装衬底110之上具有基础衬底120。基础衬底120可以是有源衬底。例如，基础衬底120可以包括用于存储器(例如，SRAM)、I/O、和功率管理(例如，完全集成电压调节器(FIVR))的电路。将这些电路部件集成到基础衬底120中需要相对先进的工艺节点(例如，10nm或更小或更大)。由于需要基础衬底120的面积相对较大(例如，几百mm²)，这进一步复杂化。这样，这种基础衬底120的产量较低，这抬高了基础衬底120的成本。基础衬底120可以通过互连112附接到封装衬底110。

如图所示，多个第一管芯125和第二管芯135可以在基础衬底120之上设置成阵列。第一管芯125可以是计算管芯(例如，CPU、GPU等)，并且第二管芯135可以是存储器管芯。第一管芯125和第二管芯135可以通过互连122附接到基础衬底120。应当理解，第二管芯135的数量受到基础衬底120的占有面积的限制。由于难以形成大面积的基础衬底120，所以第二管芯135的数量受到限制。这样，电子封装100的存储器容量受到限制。为了提供附加的存储器，高带宽存储器(HBM)145堆叠体可以附接到封装衬底110。HBM 145可以通过嵌入式桥144或其他导电布线架构电耦合到基础衬底120。

第一管芯125可以通过基础衬底120中的互连136(例如，迹线、过孔等)电耦合到第二管芯135。类似地，穿过桥144的互连146可以将HBM 145电耦合到基础衬底120。这样的横向布线增加了功耗并且降低了存储器的可用带宽。

因此，本文公开的实施例包括允许改进的存储器容量和带宽的电子封装架构。特别地，本文公开的实施例包括第一管芯(例如，计算管芯)以及包括耦合到第一管芯的第二管芯(例如，存储器管芯)的管芯堆叠体阵列。第二管芯的三维(3D)堆叠允许在受限的占有面积内增加的存储器容量。另外，每个管芯堆叠体可以位于第一管芯的计算引擎集群下方。在一些实施例中，集群内的本地计算引擎可以在第二管芯中的各个第二管芯的存储器块上方。因此，每个计算引擎集群具有利用最小的横向布线的对存储器的直接存取。这样减小了功耗并且提供了带宽的增加。在一些实施例中，从封装衬底(或基础衬底)到第一管芯的电力传递路径可以在管芯堆叠体之间布线。在其他实施例中，电力传递路径可以穿过管芯堆叠体来布线。

附加的存储器容量还允许从基础衬底卸载存储器。在不需要在基础衬底中提供存储器的情况下，可以放松基础衬底的处理节点。例如，可以在14nm或22nm工艺节点处处理基础衬底。这样，提高了基础衬底的产量并且降低了成本。另外，可以提供较大面积的基础衬底，这允许提供甚至更多的存储器容量。

在实施例中，多个第一管芯可以包括在电子封装中。例如，每个第一管芯可以定位在管芯堆叠体阵列的不同部分之上。因此，每个第一管芯可以具有专用的存储器体(bank)。这允许更小的计算管芯，并且因此可以驱动更高的产量和更低成本。使用管芯堆叠体还可以提高电子封装的产量。例如，可以在组装之前测试每个管芯堆叠体。这样，在电子封装中可以仅包括已知的好的管芯堆叠体。

现在参考图2，示出了根据实施例的电子封装200的透视视图。在图2中，为了简单起见，仅示出了第一管芯225和管芯堆叠体230阵列。应当理解，其他部件(如下文将要更详细描述的)可以包括在电子封装200中。在实施例中，第一管芯225可以是计算管芯。例如，第一管芯225可以包括处理器(例如，CPU)、图形处理器(例如，GPU)、应用处理器(例如，TPU、FPGA等)、或任何其他类型的提供计算能力的管芯。在实施例中，管芯堆叠体230可以包括布置在垂直堆叠体中的多个第二管芯235。第二管芯235可以是存储器管芯。在特定实施例中，存储器管芯是SRAM存储器，但是其他类型的存储器(例如，eDRAM、STT-MRAM、ReRAM、3DXP等)也可以包括在管芯堆叠体230中。另外，第二管芯235可以包括多个不同类型的存储器。

在所示的实施例中，管芯堆叠体230阵列包括四乘四的阵列。也就是说，存在图2中所示管芯堆叠体230的16个实例。然而，应当理解，该阵列可以包括任何数量的管芯堆叠体230。此外，尽管示出了正方形的阵列，但是应当理解，该阵列可以是任何形状。例如，管芯堆叠体230阵列可以是四乘二的阵列。在所示的实施例中，每个管芯堆叠体230包括四个第二管芯235。然而，应当理解，实施例可以在管芯堆叠体230中包括任何数量的第二管芯235。例如，一个或多个第二管芯235可以包括在每个管芯堆叠体230中。

现在参考图3A，示出了根据实施例的电子封装300的截面图。电子封装300可以包括封装衬底310、管芯堆叠体330阵列、和第一管芯325。模具层350可以设置在管芯堆叠体330阵列和第一管芯325之上。

在实施例中，封装衬底310可以是任何合适的封装衬底。例如，封装衬底310可以是有芯或无芯的。在实施例中，封装衬底310可以包括导电特征(为简单起见未示出)以提供布线。例如，导电迹线、过孔焊盘等可以包括在封装衬底中。

在实施例中，每个管芯堆叠体330可以包括多个第二管芯335。在所示的实施例中，每个管芯堆叠体330中示出了五个第二管芯335，但是应当理解，管芯堆叠体330可以包括两个或更多个第二管芯335。在实施例中，第二管芯335可以通过互连337/338彼此连接。互连338表示电源互连，并且互连337可以表示通信互连(例如，I/O、CA等)。在实施例中，穿衬底过孔(TSV)可以穿过第二管芯335。为简单起见，未示出TSV。在特定实施例中，使用TSV/微凸块架构来实施互连337/338。在其他实施例中，混合晶片接合可以用于互连堆叠的第二管芯。然而，应当理解，也可以使用其他合适的互连架构。如图所示，穿过管芯堆叠体330提供从封装衬底310到第一管芯325的电力传递路径。也就是说，电源互连338被示为将最顶部的第二管芯335耦合到第一管芯325。

在实施例中，第一管芯325可以是计算管芯。例如，第一管芯325可以包括处理器(例如，CPU)、图形处理器(例如，GPU)、或任何其他类型的提供计算能力的管芯。第二管芯335可以是存储器管芯。在特定实施例中，存储器管芯是SRAM存储器，但是其他类型的存储器(例如，eDRAM、STT-MRAM、ReRAM、3DXP等)也可以包括在管芯堆叠体330中。在实施例中，第一管芯325可以在与第二管芯335不同的工艺节点处被制造。例如，第一管芯325可以用比第二管芯335更先进的工艺节点来制造。

在实施例中，集成到电子封装300中的管芯堆叠体330可以是已知的好的管芯堆叠体330。也就是说，可以在组装之前测试单个管芯堆叠体330。这样，实施例可以包括在电子封装330的组件中仅提供功能管芯堆叠体330。这提供了电子封装300的产量的增加并且降低了成本。

现在参考图3B，示出了根据附加的实施例的电子封装300的截面图。图3B中的电子封装300可以基本上类似于图3A中的电子封装300，除了在管芯堆叠体330阵列与封装衬底310之间提供了基础衬底320。在实施例中，基础衬底320可以通过诸如焊料凸块等的互连312附接到封装衬底310。

在实施例中，基础衬底320可以是半导体材料。例如，基础衬底320可以包括硅等。在实施例中，基础衬底320可以是没有任何有源电路的无源衬底。在其他实施例中，基础衬底320可以是包括有源电路的有源衬底。在实施例中，基础衬底320可以包括功率调节电路块(例如，FIVR等)。此外，在一些实施例中，基础衬底320可以基本上没有存储器电路(例如，SRAM块)。这是因为管芯堆叠体330为电子封装300提供了足够的存储器容量。

在一些实施例中，基础衬底320可以在与第一管芯325和管芯堆叠体330中的第二管芯335的工艺节点不同的工艺节点处被制造。例如，第一管芯325可以在7nm工艺节点处被制造，第二管芯335可以在10nm工艺节点处被制造，并且基础衬底320可以在14nm工艺节点或更大的节点处被制造。这样，降低了基础衬底320的成本。另外，可以增大基础衬底320的占有面积，以便为管芯堆叠体330提供更大的面积。在实施例中，基础衬底320的占有面积可以大于管芯堆叠体330阵列的占有面积并且大于第一管芯325的占有面积。在实施例中，基础衬底320的占有面积可以为大约100mm²或更大、大约200mm²或更大、或大约500mm²或更大。

现在参考图3C，示出了根据附加的实施例的电子封装300的截面图。图3C中的电子封装300基本上类似于图3B中的电子封装300，除了基础衬底320的位置。如图所示，基础衬底320可以定位在管芯堆叠体330与第一管芯325之间。在一些实施例中，可以提供从基础衬底320到封装衬底310的直接电连接313。也就是说，从基础衬底320到封装衬底310的电连接313可以相邻于管芯堆叠体330而通过。然而，应当理解，实施例还可以包括从基础衬底320到封装衬底310的穿过管芯堆叠体330的电连接。

现在参考图3D，示出了根据附加的实施例的电子封装300的截面图。在实施例中，图3D中的电子封装300基本上类似于图3B中的电子封装300，除了基础衬底320的位置。如图所示，基础衬底320可以定位在第一管芯325上方。在一些实施例中，可以提供从基础衬底320到封装衬底310的直接电连接313。也就是说，从基础衬底320到封装衬底310的电连接313可以相邻于管芯堆叠体330和第一管芯325而通过。然而，应当理解，实施例还可以包括从基础衬底320到封装衬底310的穿过管芯堆叠体330的电连接。

现在参考图3E，示出了根据附加的实施例的电子封装300的截面图。在实施例中，图3E中的电子封装300可以基本上类似于图3A中的电子封装300，除了从封装衬底310到第一管芯325的电力传递路径326可以在管芯堆叠体330外部通过。如图所示，电力传递路径326定位在管芯堆叠体330之间。在实施例中，电力传递路径326可以包括穿模具过孔(TMV)、铜柱、或用于穿过模具层350提供垂直连接的任何其他合适的互连架构。

由于到第一管芯325的电力传递路径不是穿过管芯堆叠体330提供的，所以最顶部的第二管芯335可以仅包括通信互连337。然而，在其他实施例中，可以在最顶部的第二管芯335之上提供虚设电力互连(即，提供结构支撑但不是电路的有源部分的互连)以提供制造和机械可靠性。应当理解，穿过管芯堆叠体330的电力传递路径可以用互连338制成。

现在参考图3F，示出了根据附加的实施例的电子封装300的截面图。在实施例中，图3F中的电子封装基本上类似于图3E中的电子封装300，除了在管芯堆叠体330与封装衬底310之间提供了基础衬底320。在实施例中，基础衬底320可以通过诸如焊料凸块等的互连312附接到封装衬底310。在实施例中，电力传递路径326可以提供第一管芯325与基础衬底320之间的直接电耦合。

现在参考图3G，示出了根据附加的实施例的电子封装300的截面图。在实施例中，图3G中的电子封装300基本上类似于图3F中的电子封装300，除了在管芯堆叠体330阵列之上提供了多个第一管芯325。例如，示出了第一管芯325_A和第一管芯325_B。然而，应当理解，任何数量的第一管芯325可以包括在电子封装300中。在一些实施例中，第一管芯325_A和325_B可以基本上彼此类似。在其他实施例中，第一管芯325_A和325_B可以具有不同的功能。此外，尽管在图3G中被示为基本上相同的尺寸，但是应当理解，第一管芯325_A和325_B不需要具有相同的尺寸。在所示的实施例中，第一管芯325_A和325_B在不同的管芯堆叠体330之上。在其他实施例中，单一管芯堆叠体330可以在两个或更多个不同的第一管芯325下方。

在实施例中，第一管芯325_A和325_B中的每一个可以直接连接到下面的基础衬底320。例如，电力传递路径326穿过在第一管芯325与基础衬底320之间的管芯堆叠体330外部的模具层350。电力传递路径326可以是TMV、柱或用于穿过模具层350提供垂直连接的任何其他导电结构。由于电力传递路径326不是穿过管芯堆叠体330提供的，所以最顶部的第二管芯335可以仅包括通信互连337。然而，在其他实施例中，可以在最顶部的第二管芯335之上提供虚设电力互连(即，提供结构支撑但不是电路的有源部分的互连)以提供制造和机械可靠性。

现在参考图3H，示出了根据附加的实施例的电子封装300的截面图。图3H中的电子封装300可以基本上类似于图3G中的电子封装300，除了省略了基础衬底320。在这样的实施例中，管芯堆叠体330可以直接附接到封装衬底310。另外，电力传递路径326可以提供从第一管芯325_A/325_B到封装衬底310的直接电连接。

现在参考图3I，示出了根据附加的实施例的电子封装300的截面图。图3I中的电子封装300可以基本上类似于图3G中的电子封装300，除了省略了管芯堆叠体330外部的电力传递路径326。相反，可以穿过管芯堆叠体330提供到第一管芯325_A/325_B的电力传递。例如，最顶部的第二管芯335可以通过通信互连337和电源互连338连接到第一管芯325_A/325_B。

现在参考图4A，示出了根据实施例的第一管芯425的平面视图。在实施例中，第一管芯425可以包括多个计算引擎集群462。可以在集群462中的每一个内提供多个本地计算引擎461。为了使布线最小化，在集群462下方提供专用于每个集群462的存储器资源。这样，每个集群462可以位于管芯堆叠体中的一个上方。例如，第一管芯425包括十六个集群462，并且集群462中的每一个可以定位在管芯堆叠体中的一个之上。因此，本文公开的实施例需要最小(如果有的话)的横向布线，以便第一管芯425存取电子封装中的存储器资源。

可以通过将存储器管芯中的单个存储器块定位在本地计算引擎461下方来进一步减少横向布线。例如，图4B是可以提供在第一管芯425下方的管芯堆叠体中的第二管芯435(例如，存储器管芯)的平面视图。在实施例中，第二管芯435可以包括多个块471_A-D。块471_A-D中的每一个可以位于本地计算引擎461中的单个本地计算引擎下方。例如，每个第二管芯435可以包括四个块471，并且上面的集群462可以包括四个本地计算引擎461，其中本地计算引擎461中的单个本地计算引擎在块471中的单个块之上。

图4B还示出了焊盘472/473和互连437/438。可以在焊盘472上提供电力传递互连438，并且可以在焊盘473上提供通信互连437。在管芯堆叠体中的最顶部的第二管芯435的实例中，可以省略电力传递互连438，或者可以提供虚设电力传递互连438。这是因为第一管芯425上的电力传递焊盘464在管芯堆叠体的占有面积外部。这样，与图3E和图3F中所示电力传递路径326类似的电力传递路径可以用于向第一管芯425提供电力。

在实施例中，可以在第一管芯425的每个集群462内提供通信焊盘463。通信焊盘463被定位为与第二管芯437的通信互连437对接。尽管示出了通信互连437的简单线性布局，但是应当理解，通信互连437可以具有任何合适的布局。

现在参考图5A和图5B，分别示出了根据实施例的第一管芯525的表面和第二管芯535的表面的平面视图。第二管芯535可以基本上类似于图4B中的第二管芯435。也就是说，第二管芯535可以包括多个块571_A-D，其中在焊盘572上提供电力传递互连538并且在焊盘573上提供通信互连537。

在实施例中，图5A中的第一管芯525类似于图4A中的第一管芯425，除了电力传递焊盘564在计算引擎集群562内。也就是说，第一管芯525被设置成穿过管芯堆叠体来接收电力，类似于图3A和图3B中所示的实施例。由于电力是穿过管芯堆叠体来传递的，所以最顶部的第二管芯535上的电力传递互连538是有源的，以便向集群563中的每一个内的电力传递焊盘564提供电力。

类似于关于图4A和图4B所述的实施例，集群563均可以包括多个本地计算引擎561。本地计算引擎561中的每一个可以定位在下面的第二管芯535中的块571中的一个之上。另外，第二管芯535的焊盘572/573可以与第一管芯525的焊盘564/563对准。尽管示出了交叉图案，但是应当理解，焊盘572/573和564/563可以具有任何合适的布局。

现在参考图6，示出了根据实施例的电子系统690的截面图。在实施例中，电子系统690可以包括附接到板691的电子封装600。电子封装600可以通过互连692附接到板691。在所示的实施例中，互连692被示为是焊料球。然而，应当理解，互连692可以是任何合适的互连，例如插座、导线接合部等。

在实施例中，电子封装600可以包括封装衬底610。基础衬底620可以设置在封装衬底610之上。在实施例中，管芯堆叠体630阵列可以定位在基础衬底620之上。管芯堆叠体630可以均包括多个第二管芯635。例如，第二管芯635可以是存储器管芯。第一管芯625可以设置在管芯堆叠体630之上。第一管芯625可以是计算管芯。在实施例中，可以通过直接连接到基础衬底620的电力传递路径626向第一管芯625提供电力。在实施例中，模具层650可以围绕电子封装600。

在图6中，电子封装600类似于图3F中所示的电子封装300。然而，应当理解，电子系统690中的电子封装600可以类似于根据本文公开的任何实施例的电子封装。例如，电子封装600可以类似于图3A-图5B中的电子封装300中的任何电子封装。

图7示出了根据本发明的一种实施方式的计算设备700。计算设备700容纳板702。板702可以包括若干部件，包括但不限于处理器704和至少一个通信芯片706。处理器704物理耦合并且电耦合到板702。在一些实施方式中，至少一个通信芯片706也物理耦合并且电耦合到板702。在其他实施方式中，通信芯片706是处理器704的一部分。

这些其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存存储器、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如，硬盘驱动器、紧凑盘(CD)、数字通用盘(DVD)等)。

通信芯片706实现了用于向和从计算设备700传送数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固体介质通过使用经调制的电磁辐射传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含任何导线。通信芯片706可以实施若干无线标准或协议中的任一个，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G及更高版本的任何其他无线协议。计算设备700可以包括多个通信芯片706。例如，第一通信芯片706可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，而第二通信芯片706可以专用于较远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。

计算设备700的处理器704包括封装在处理器704内的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯可以是根据本文所述的实施例的电子封装的一部分，所述电子封装包括在管芯堆叠体阵列之上的第一管芯。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。

通信芯片706也包括封装在半导体芯片706内的集成电路管芯。根据本发明的另一实施方式，通信芯片的集成电路管芯可以是根据本文所述的实施例的电子封装的一部分，所述电子封装包括在管芯堆叠体阵列之上的第一管芯。

以上对本发明的所示实施方式的描述，包括摘要中描述的内容，并非旨在穷举或将本发明限制于所发明的精确形式。尽管出于说明性目的，本文描述了本发明的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本发明的范围之内，各种等同的修改都是可能的。

考虑到以上详细描述，可以对本发明做出这些修改。在所附权利要求中使用的术语不应被解释成将本发明限制于说明书和权利要求中发明的具体实施方式。相反，本发明的范围完全由所附权利要求确定，权利要求要根据权利要求解释的既定原则来解释。

示例1：一种电子封装，包括：封装衬底；电耦合到封装衬底的第一管芯；以及电耦合到第一管芯的管芯堆叠体阵列，其中，管芯堆叠体阵列在第一管芯与封装衬底之间，并且其中，管芯堆叠体的各个管芯堆叠体包括：布置在垂直堆叠体中的多个第二管芯。

示例2：根据示例1所述的电子封装，其中，第一管芯为计算管芯，并且其中，第二管芯为存储器管芯。

示例3：根据示例1或示例2所述的电子封装，还包括：基础衬底。

示例4：根据示例3所述的电子封装，其中，基础衬底在管芯堆叠体阵列与封装衬底之间。

示例5：根据示例3所述的电子封装，其中，基础衬底在管芯堆叠体阵列与第一管芯之间。

示例6：根据示例3所述的电子封装，其中，第一管芯在基础衬底与封装衬底之间。

示例7：根据示例3-6所述的电子封装，其中，基础管芯为无源衬底。

示例8：根据示例3-6所述的电子封装，其中，基础管芯为有源衬底。

示例9：根据示例8所述的电子封装，其中，基础管芯包括用于电力传递的电路。

示例10：根据示例1-9所述的电子封装，其中，从封装衬底到第一管芯的电力传递路径穿过第二管芯中的一个或多个。

示例11：根据示例1-10所述的电子封装，其中，从封装衬底到第一管芯的电力传递路径在管芯堆叠体之间通过。

示例12：根据示例1-11所述的电子封装，还包括：第三管芯，其中，管芯堆叠体阵列的第一部分在第一管芯下方，并且其中，管芯堆叠体阵列的第二部分在第三管芯下方。

示例13：一种电子封装，包括：封装衬底；在封装衬底之上的基础衬底；在基础衬底之上的管芯堆叠体阵列；以及在管芯堆叠体阵列之上的第一管芯。

示例14：根据示例13所述的电子封装，其中，第一管芯包括多个计算引擎集群，并且其中，管芯堆叠体中的单个管芯堆叠体定位在计算引擎集群中的单个计算引擎集群下方。

示例15：根据示例14所述的电子封装，其中，单个管芯堆叠体包括多个第二管芯，并且其中，每个第二管芯包括多个存储器块。

示例16：根据示例15所述的电子封装，其中，每个计算引擎集群包括多个本地计算引擎，并且其中，本地计算引擎的各个本地计算引擎在存储器块中的各个存储器块上方。

示例17：根据示例13-16所述的电子封装，其中，从封装衬底到第一管芯的电力传递路径穿过多个管芯堆叠体。

示例18：根据示例13-17所述的电子封装，其中，从封装衬底到第一管芯的电力传递路径在管芯堆叠体之间通过。

示例19：根据示例13-18所述的电子封装，还包括：第三管芯，其中，管芯堆叠体阵列的第一部分在第一管芯下方，并且其中，管芯堆叠体阵列的第二部分在第三管芯下方。

示例20：根据示例13-19所述的电子封装，其中，管芯堆叠体阵列包括四乘四的管芯堆叠体阵列。

示例21：根据示例13-20所述的电子封装，其中，单个管芯堆叠体包括布置在垂直堆叠体中的两个或更多个第二管芯。

示例22：根据示例21所述的电子封装，其中，第一管芯为计算管芯，并且其中，第二管芯为存储器管芯。

示例23：一种电子系统，包括：板；附接到板的封装衬底；电耦合到封装衬底的第一管芯；以及电耦合到第一管芯的管芯堆叠体阵列，其中，管芯堆叠体中的各个管芯堆叠体包括：布置在垂直堆叠体中的多个第二管芯。

示例24：根据示例23所述的电子系统，还包括：基础衬底，其中，基础衬底在封装衬底与管芯堆叠体阵列之间、在管芯堆叠体阵列与第一管芯之间、或在第一管芯之上。

示例25：根据示例23或示例24所述的电子系统，其中，从封装衬底到第一管芯的电力传递路径在管芯堆叠体之间通过、或穿过管芯堆叠体。