具体实施方式

计算机系统可包括被配置为执行特定功能的多个电路块。此类电路块可在公共衬底上进行制造，并且可采用不同的电源电压电平。电力管理单元(通常被称为“PMU”)可包括被配置为针对各种电源信号生成经调节的电压电平的多个电源转换器或电压调节器电路。此类电压调节器电路可以既采用无源电路元件(例如，电感器、电容器等)也采用有源电路元件(例如，晶体管、二极管等)。

许多电源转换器和电压调节器电路采用控制回路，该控制回路感测经调节的电源信号的特定特性并将该特定特性的值与阈值进行比较。基于该比较的结果，可停止电压调节器电路的电源转换器对负载电路进行的充电或放电。

在一些情况下，电源转换器或电压调节器电路可包括多个相位电路，每个相位电路被配置为在不同时间点激活以对负载电路拉电流或灌电流。每个相位电路由对应的控制回路控制，该控制回路确定每个相位电路在启动后何时停止操作。

以模拟方式实现的此类控制回路可能是复杂且难以设计的。例如，在采用具有耦接电感器的多个相位电路的电源转换器或电压调节器电路中，必须确定如何在相位之间分配电流以便保持控制回路的稳定性和增益。无法保持控制回路的稳定性和增益可导致电源转换器或电压调节器电路不能在线上为经调节的电源信号保持目标电压电平。附图中所示和下文所述的实施方案可提供用于针对数字域中的相位电路生成控制信号的技术，以便降低复杂性、改善稳定性并允许简化初始化。

图1中描绘了描绘电源转换器电路的实施方案的框图。如图所示，电源转换器电路100包括数字控制电路101、相位电路102和103，以及模数转换器电路104。虽然在图1所示的实施方案中仅描绘了两个相位电路，但在其他实施方案中，可采用任何合适数量的相位电路。

相位电路102和103各自分别经由电感器108和109耦接到经调节的电源线，并且被配置为使用控制信号106中的相应控制信号来修改经调节的电源线的电压电平。相位电路102和103中的每一者可由相应的时序或时钟信号单独启用，以对经调节的电源线105拉电流。一旦启用，就使用通常被称为脉宽调制或“PWM”的过程基于感测到的通过电感器108和109的电流来确定对经调节的电源线105拉电流的持续时间。

为了执行PWM，将控制电流(也被称为“需求电流”)与感测到的通过电感器108和109的电流进行比较。控制信号106的电压电平可对应于此类控制电流，相位电路102和103中的每一者可将此类控制电流分别与感测到的通过电感器108和109的电流进行比较。基于该比较的结果，相位电路102和103可停止将电流拉到经调节的电源线105中，并允许电流从经调节的电源线105回流到接地电源信号中。

模数转换器电路104被配置为将经调节的电源线的电压电平与参考电压电平110进行比较以生成数据位107。如下文更详细地描述的，模数转换器电路可使用分压器电路来生成参考电压电平110，并且可包括多个比较器电路，每个比较器电路被配置为将经调节的电源线105的电压电平与参考电压电平110中的对应参考电压电平进行比较。

数字控制电路101被配置为使用数据位107来生成控制数据字111，并且使用控制数据字111中的对应控制数据字来生成控制信号106中的对应控制信号。如本文所用，数字控制电路与模拟控制电路的不同之处在于在数字域中使用多个逻辑门来执行处理。数字控制电路不执行模拟处理操作，诸如电流倍增、电压倍增等。通过在数字域中处理数据位107，可比使用模拟控制回路和电路更容易地确定相位电路102与103之间的总体需求电流的分配，从而降低复杂性并改善电源转换器电路100的稳定性。

转到图2，示出了模数转换器电路104的实施方案。在各种实施方案中，模数转换器电路104可以是闪存模数转换器电路的具体实施方案。如本文所用和所述，闪存模数转换器电路是采用线性分压器电路根据初级电压参考来生成多个参考电压电平并且采用多个比较器电路的模数转换器电路，该多个比较器电路各自被配置为将输入电压电平与该多个参考电压电平中的对应参考电压电平进行比较。如图所示，模数转换器电路104包括比较器电路201至203和分压器电路211。

分压器电路211可以是电阻分压器电路的具体实施方案，并且包括以串联方式耦接在一起的电阻器204至206。电阻器204耦接到初级参考电压210，并且电阻器206耦接到接地电源信号。当电流流过电阻器204至206时，电阻器204至206中的每一者两端的电压下降。例如，在一些实施方案中，电阻器204至206中的特定一者两端的电压降可在1mV至3mV的范围内。虽然电阻器204被描绘为耦接到初级参考电压210，但在其他实施方案中，初级参考电压可耦接在包括在分压器电路211中的任何两个电阻器之间。在此类情况下，电阻器串联链的端部处的电阻器(例如，电阻器204和206)可耦接到接地参考电源。

每个生成的电压用作到比较器电路201至203中的对应比较器电路的输入。需注意，虽然分压器电路211被描绘为使用电阻器，但在其他实施方案中，分压器电路211可采用电容器或电路元件的任何其他合适的组合。

电阻器204至206的值可以是值的任何合适的组合。例如，在一些情况下，电阻器204至206可全部提供相同的电阻值，而在其他情况下，电阻器204至206中的每一者可提供不同的电阻值。在各种实施方案中，电阻器204至206中的每一者可由多晶硅、金属或半导体制造工艺中可用的任何其他合适的材料制成。在一些情况下，电阻器204至206可在硅或其他衬底上进行制造，该衬底上制造有比较器电路201至203。虽然在分压器电路211中仅示出了三个电阻器，但在其他实施方案中，可采用任何合适数量的电阻器。

比较器电路201至203可以是差分放大器电路或被配置为生成与两个输入信号的电压电平之间的差值成比例的输出电压电平的任何其他合适的比较器电路的具体实施方案。如图所示，比较器电路201被配置为将调节器电源线105的电压电平与由电阻器204生成的电压降所生成的电压电平进行比较。以类似的方式，比较器电路202和203被配置为将经调节的电源线105的电压电平分别与由电阻器205和206生成的电压降所生成的电压电平进行比较。

比较器电路201至203可被进一步配置为以周期性的时间间隔生成包括在数据位107中的数据位207至209。例如，比较器电路201可在每纳秒输出数据位207的新值。虽然在图2的实施方案中仅描绘了三个比较器电路，但在其他实施方案中，可采用任何合适数量的比较器电路。

图3示出了数字控制电路101的实施方案的框图。如图所示，数字控制电路101包括逻辑电路301、查找表302、寄存器电路303至305、数模转换器电路307至309和比较器电路316。

寄存器电路303可包括多个锁存器或触发器电路，每个锁存或触发器电路被配置为使用时钟信号310来存储数据位107中的相应数据位。例如，在时钟信号310的每个上升沿上，寄存器电路303中的锁存器或触发器电路中的特定一者可对数据位107中的对应数据位的值进行采样并保持该值以供逻辑电路301使用。时钟信号310可具有任何合适的频率。例如，在一些实施方案中，时钟信号310的频率可为1GHz。

逻辑电路301可被配置为使用寄存器电路303的输出和时钟信号310来生成控制数据字111。在一些情况下，处理可包括确定对于各个相位电路而言总体需求电流的分配。在各种实施方案中，逻辑电路301可以是状态机或顺序逻辑电路的具体实施方案。在其他实施方案中，逻辑电路301可以是被配置为执行存储在存储器电路(未示出)中的指令的处理器或控制器电路。逻辑电路301可被置于特定状态或在复位或启动操作期间以其他方式初始化。在一些情况下，逻辑电路301可处理存储版本的数据位107，使得可经由数字控制电路101调整有效增益。通过经由数字控制电路101调整有效增益，可实现用于电源转换器电路100的期望负载线。如本文所用，负载线是指电源转换器电路的输出电压与该电源转换器电路的输出电流之间的关系。当处理器电路经受重负载时，对电源转换器的负载线的精确控制可用于节省电力。

寄存器电路304至306中的每一者被配置为使用时钟信号310来存储包括在控制数据字111中的每个控制数据字中的数据位。在各种实施方案中，包括在寄存器电路304至306中的每一者中的锁存器或触发器电路的数量可对应于包括在控制数据字111中的给定控制数据字中的数据位的数量。例如，在一些实施方案中，控制数据字111中的给定控制数据字包括五个数据位，并且每个寄存器电路304至306包括五个锁存器或触发器电路。虽然在图3中描绘了三个控制数据字，但在其他实施方案中，可采用任何合适数量的控制数据字。

数模转换器电路307至309中的每一者被配置为使用控制数据字111中的对应控制数据字来生成控制信号311至309(控制信号106的所有部分)上的相应电压电平。例如，数模转换器电路307被配置为基于存储在寄存器电路304中的控制数据字111中的特定控制数据字来生成控制信号311上的电压电平。当时钟信号310切换时，控制数据字111的新值被存储在寄存器电路304至306中。然后，使用存储在寄存器电路304至306中的控制数据字111的新值，数模转换器电路307至309可更新控制信号311至313上的电压电平。

比较器电路316被配置为将经调节的电源线105的电压电平与阈值317进行比较。在各种实施方案中，比较器电路316可以是差分放大器或被配置为基于两个输入信号的电压电平的差值来生成输出信号的其他电路的具体实施方案。在一些情况下，比较器电路316被配置为生成可供逻辑电路301使用的数字输出信号。

逻辑电路301被进一步配置为基于来自比较器电路316的结果来生成脉冲信号314和选择信号315。如下所述，相位电路(例如，相位电路102)可使用脉冲信号314和选择信号315来绕过这些相位电路内的内部控制电路，并且直接从经调节的电源线105拉电流和灌电流。

在各种实施方案中，为了生成脉冲信号314和选择信号315，逻辑电路可从查找表302检索信息。逻辑电路301可使用此类信息来确定脉冲信号314的持续时间等。从查找表302检索信息可基于经调节的电源线105的电压电平的量值、经调节的电源线105的电压电平与阈值317之间的差值或任何其他合适的标准。需注意，在一些情况下，响应于确定经调节的电源线105的电压电平超过上限阈值，逻辑电路301可截断特定脉冲。

查找表302可以是静态随机存取存储器、寄存器文件电路、非易失性存储器电路或被配置为存储前述信息的任何其他合适的电路的具体实施方案。在各种实施方案中，可在初始化或启动过程期间将信息存储在查找表302中。在一些情况下，存储在查找表302中的信息可在操作期间基于电源转换器电路、计算机系统的性能特性或任何其他合适的标准进行修改。

图4中描绘了相位电路(也被称为“相位单元”)的实施方案的框图。如图所示，相位电路400包括锁存器电路401、比较器电路402、缓冲电路403至406、器件407和408，以及电感器409。

比较器电路402可以是差分放大器或被配置为基于两个输入信号的电压电平之间的比较来生成数字输出电压电平的其他放大器电路的具体实施方案。如图所示，比较器电路402被配置为将控制信号413的电压电平与电路节点410的电压电平进行比较，以在节点412上生成复位信号。在各种实施方案中，控制信号413的电压电平可对应于特定控制电流，并且电路节点410的电压电平可对应于流过电感器409的电流(其被称为“感测的电感器电流”)的值。在各种实施方案中，比较器电路402可被配置为当电路节点410的电压电平大于或等于控制信号413的电压电平时在节点412上生成高逻辑值。

锁存器电路401可以是置位复位锁存器(“SR锁存器”)的具体实施方案。在各种实施方案中，时钟信号310上的高逻辑电平和节点412上的低逻辑电平置位锁存器电路401，从而在节点411上产生高逻辑电平。节点411将保持在高逻辑电平，直到节点412上存在高逻辑电平，这使锁存器电路401复位。

如本文所用和所述，逻辑0、逻辑0的值或低逻辑电平描述了足以激活p沟道金属氧化物半导体场效应晶体管(MOSFET)的电压，并且逻辑1、逻辑1的值或高逻辑电平描述了足以激活n沟道MOSFET的电压电平。需注意，在各种其他实施方案中，可采用逻辑0和逻辑1的任何合适的电压电平。

缓冲电路403和404被配置为提供附加驱动并转换节点411上存在的逻辑电平以便激活和停用器件408，并且缓冲电路405和406被配置为提供附加驱动并转换节点411上存在的逻辑电平以便激活和停用器件407。例如，节点411上的高逻辑电平可由缓冲电路403和404转换成使得器件408被激活，从而允许电流流过器件408，流过电感器409，并流入耦接到经调节的电源线105的负载电路中。另外，缓冲电路405和406可转换节点411上的高逻辑电平，使得器件407不活动。

当节点411上存在低逻辑电平时，缓冲电路403和404可转换该低逻辑电平，使得器件408不活动，而缓冲电路405和406转换低该逻辑电平，使得器件407活动，从而允许电流从负载电路通过器件407流入接地电源。

在各种实施方案中，缓冲电路403至406可包括一个或多个反相器电路。如本文所用，反相器电路可以是被配置为生成具有与输入信号相反的逻辑感测的输出信号的反相放大器的具体实施方案。在其他实施方案中，可采用任何合适类型的反相放大器，包括用CMOS之外的技术构造的反相放大器。

器件407和409可以是其中流过这种器件的电流基于该器件两端的电压的跨导器件的具体实施方案。例如，在各种实施方案中，器件可以是p沟道或n沟道金属氧化物半导体场效应晶体管(MOSFET)、PNP或NPN双极型晶体管或任何其他合适的跨导器件。在例示的实施方案中，器件407可以是n沟道MOSFET，并且器件408可以是p沟道MOSFET。

电感器409连同相位电路400的剩余电路元件可在公共硅衬底上进行制造。另选地，电感器409可在与相位电路400中的剩余电路元件不同的衬底上进行制造。由特定相位电路中的电感器生成的磁场可在不同相位电路中的电感器中感应出电流。在一些情况下，包括在不同相位电路中的电感器被物理地取向，以便允许每个电感器在另一个电感器中感应出期望量的电流。以这种方式取向的电感器通常被称为“互相耦合的电感器”。

如下文更详细地描述的，绕过相位电路的典型控制路径并将脉冲直接引入耦接到驱动电感器的器件的缓冲电路中可提高电源转换器或电压调节器电路的性能。图5中示出了相位电路的另一个实施方案的框图。如图所示，相位电路500包括锁存器电路501、比较器电路502、缓冲电路503至506、器件507和508、电感器509和多路复用电路513。

与比较器电路402类似，比较器电路502被配置为将控制信号517(其可包括在控制信号106中)的电压电平与节点510的电压电平进行比较。与其对应电路—图4中的锁存器电路401类似，锁存器电路501被配置为响应于时钟信号310上的高逻辑电平和节点512上的低逻辑电平而在节点511上设置高逻辑电平。响应于节点512上的高逻辑电平，锁存器电路501在节点511上设置低逻辑电平。缓冲电路503至506、器件507和508，以及电感器509被配置为分别以与缓冲电路403至406、器件407和408，以及电感器409类似的方式操作。

多路复用电路513被配置为使用选择信号312将节点511或脉冲信号314中的一个缓冲信号选择性地耦接到节点516。当脉冲信号314中的一个脉冲信号耦接到节点516时，控制路径通过锁存器电路501，从而直接通过缓冲电路503至506激活器件507和508。如上文参照图3所述，响应于经调节的电源线105的电压电平低于阈值，可使用从查找表302检索的信息来生成脉冲信号314。通过经由使用脉冲信号314来激活器件508和507，当相位电路500以其他方式不活动时，允许相位电路500补偿经调节的电源线105的电压的下降，并且当其他相位电路初始化时向负载电路提供附加电流。

多路复用电路513可根据各种设计样式中的一种来设计。例如，在一些实施方案中，多路复用电路513可包括被配置为实现期望的多重功能的静态逻辑门的任何合适的组合。在其他情况下，多路复用电路可采用以线或方式布置的多个传输门或其他合适的电路。可使用选择信号315激活传输门电路中的特定传输门电路。虽然在图5中仅描绘了两个脉冲信号，但可采用任何合适数量的脉冲信号，每个脉冲信号具有不同的持续时间。

转到图6，示出了描绘用于操作电源转换器电路的方法的实施方案的流程图。可应用于各种电源转换器电路(例如，电源转换器电路100)的方法从框601开始。

该方法包括使用多个相位电路来生成经调节的电源信号，该多个相位电路各自使用多个控制电流中的对应控制电流来调整该经调节的电源的电压电平(框602)。在各种实施方案中，每个相位电路可通过从调节器电源信号的信号线拉电流或灌电流来调整经调节的电源的电压电平。相位电路中的每个相位电路使用对应的时钟信号或其他时序参考信号来激活，并且基于其相关联的控制电流与在相位电路的输出端处感测到的相应电流的比较来停用。在一些实施方案中，该方法包括：将该多个控制电流中的特定控制电流与感测的电感器电流进行比较，使用将该多个控制电流中的特定控制电流与该感测的电感器电流进行比较的结果来生成复位信号，以及使用该复位信号来复位触发器电路以停用对应的相位电路。

该方法还包括对将经调节的电源信号的电压电平与多个参考电压电平进行比较的结果进行采样以生成多个数据位(框603)。在各种实施方案中，使用闪存模数转换器或其他合适的电路来将经调节的电源信号的电压电平与该多个参考电压电平进行比较。可使用耦接到初级电压参考的电阻分压器来生成此类参考电压电平。

该方法还包括处理该多个数据位以通过数字方式生成该多个需求电流(框604)。在一些实施方案中，处理该多个数据位包括生成多个输出代码，并且使用多个数模转换器电路中的相应数模转换器电路来将该多个输出代码中的每个输出代码转换成该多个控制电流中的对应控制电流。在一些情况下，该方法还包括将该多个输出代码中的每个输出代码存储在多个寄存器电路中的相应寄存器电路中，并且使用时钟信号来激活该多个寄存器电路中的每个寄存器电路。该方法在框605处结束。

在一些情况下，一旦相位电路已被停用，例如，通过控制信号413置位锁存器电路401，该相位电路就不能对经调节的电源信号的电压电平的变化作出反应，直到时钟信号310上存在后续脉冲。由于电路不能作出反应，所以经调节的电源的电压电平可下降至低于目标电平。

另外，当电源转换器或电压调节器电路初始被激活时，某些模拟电路部件(例如，比较器电路402)可在一段时间内初始化并稳定。在此类时间期间，电源转换器或电压调节器电路可能无法将经调节的电源信号的电压电平保持在目标电平。

为了在上述情况期间提高电源转换器或电压调节器电路的性能，可将附加脉冲发送到包括在电源转换器或电压调节器电路中的相位电路中的一个或多个相位电路，以增加电源转换器或电压调节器电路中的活动频率。图7中示出了描绘用于对电源转换器电路中的相位电路采用附加脉冲的方法的另一个实施方案的流程图。可应用于各种电源转换器电路(例如，电源转换器电路100)的方法从框701开始。

该方法包括检查经调节的电源信号的电压电平(框702)。在各种实施方案中，检查经调节的电源信号的电压电平可包括将该经调节的电源信号的电压电平与一个或多个阈值进行比较。然后，该方法可取决于检查经调节的电源信号的电压电平的结果(框703)。

如果经调节的电源信号的电压电平小于下限阈值，则该方法包括基于来自查找表的信息将附加脉冲发送到相位电路(框704)。在各种实施方案中，查找表可包括多个条目，每个条目基于经调节的电源信号的电压电平、经调节的电源信号的电压电平之间的不同或任何其他合适的标准来指定要发送到相位单元的附加脉冲的数量。存储在查找表中的信息可允许将附加脉冲发送到单个相位电路或多个相位电路。

该方法还包括检查相位电路的状态(框705)。在电源转换器电路的操作期间，可基于耦接到电源转换器电路的负载电路的电源需求来启用或禁用相位单元。在各种实施方案中，一旦特定相位电路被启用，该特定相位电路内的某些电路就可花费一段时间来初始化。

如果经调节的电源信号的电压电平大于下限阈值，则该方法可取决于该经调节的电源信号的电压电平与上限阈值的比较(框709)。如果经调节的电源信号的电压电平大于上限阈值，则该方法包括将附加脉冲发送到相位电路以发起开关节点的放电(框710)。通过相对于上限阈值检查经调节的电源信号的电压电平，可限制由在框704中生成的附加脉冲引起的过冲，从而保持该经调节的电源的电压电平接近期望的电压电平。在发送脉冲以使开关节点放电之后，该方法然后可从如上所述的框705继续进行。

如果经调节的电源信号的电压电平小于上限阈值，则该方法从如上所述的框705继续进行。该方法然后可取决于相位电路的状态(框706)。

如果相位电路准备就绪，则该方法包括恢复正常操作(框707)。另选地，如果相位电路未准备就绪，则该方法从如上所述的框702继续进行。方法在框708中结束。

在图8中示出了计算机系统的框图。在例示的实施方案中，计算机系统800包括电力管理单元801、处理器电路802、存储器电路803和输入/输出电路804，其中的每一者耦接到电源线805。在各种实施方案中，计算机系统800可以是片上系统(SoC)并且/或者可被配置用于在台式计算机、服务器或在移动计算应用(诸如例如平板电脑、膝上型计算机或可穿戴计算设备)中使用。

电力管理单元801包括电源转换器电路100，该电源转换器电路被配置为在电源线805上生成经调节的电压电平，以便向处理器电路802、输入/输出电路804和存储器电路803提供电力。尽管电力管理单元801被描绘为包括单个电源转换器电路，但在其他实施方案中，电力管理单元801中可包括任何合适数量的电源转换器电路，每个电源转换器电路被配置为针对在包括在计算机系统800中的多个电源信号中的相应电源信号生成经调节的电压电平。当采用多个电源转换器电路时，每个电源转换器电路可通过以下方式单独配置：将信息存储在对应的查找表中，以及初始化包括在每个电源转换器电路中包括的逻辑电路(例如，逻辑电路301)内的顺序逻辑电路或寄存器电路。

在各种实施方案中，处理器电路802可表示执行计算操作的通用处理器。例如，处理器电路802可为中央处理单元(CPU)诸如微处理器、微控制器、专用集成电路(ASIC)或现场可编程门阵列(FPGA)。

在各种实施方案中，存储器电路803可包括任何合适类型的存储器，诸如例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)或非易失性存储器。需注意，虽然在图8中示出了单个存储器电路，但在其他实施方案中，可采用任何合适数量的存储器电路。

输入/输出电路804可被配置为协调计算机系统800与一个或多个外围设备之间的数据传输。此类外围设备可包括但不限于存储设备(例如，基于磁或光媒体的存储设备，包括硬盘驱动器、磁带驱动器、CD驱动器、DVD驱动器等)、音频处理子系统或任何其他合适类型的外围设备。在一些实施方案中，输入/输出电路804可被配置为实现通用串行总线(USB)协议或IEEE 1394协议的版本。

输入/输出电路804还可被配置为协调计算机系统800与经由网络耦接到计算机系统800的一个或多个设备(例如，其他计算系统或集成电路)之间的数据传输。在一个实施方案中，输入/输出电路804可被配置为执行实现以太网(IEEE 802.3)联网标准诸如例如千兆位以太网或10千兆位以太网所必需的数据处理，但预期可实现任何合适的联网标准。在一些实施方案中，输入/输出电路804可被配置为实现多个分立网络接口端口。

尽管上文已经描述了具体实施方案，但这些实施方案并非要限制本公开的范围，即使仅相对于特定特征描述单个实施方案的情况下也是如此。本公开中提供的特征示例意在进行例示，而非限制，除非做出不同表述。上述说明书意在涵盖此类替代形式、修改形式和等价形式，这对知晓本公开有效效果的本领域技术人员将是显而易见的。

本公开的范围包括本文(明确或暗示)公开的任意特征或特征的组合或其任意概括，而无论其是否减轻本文解决的任何或所有问题。因此，在本专利申请(或要求享有其优先权的专利申请)进行期间可针对特征的任何此类组合作出新的权利要求。具体地，参考所附权利要求书，可将从属权利要求的特征与独立权利要求的特征进行组合，并可通过任何适当的方式而不是仅通过所附权利要求书中所列举的特定组合来组合来自相应独立权利要求的特征。